PCI Express 4.0 und 5.0 für Embedded Herausforderungen mit Vorlauf

Der Generationswechsel von PCI Express stellt die Embedded-Computing-Branche vor besondere Herausforderungen.
Der Generationswechsel von PCI Express stellt die Embedded-Computing-Branche vor besondere Herausforderungen.

Die PCI-SIG, als das für PCI Express zuständige Standardisierungs-gremium, gibt einen straffen Zeitplan für die Weiterentwicklung des beliebten Busses vor. Folgt die Embedded-Computing-Branche mit gleicher Euphorie, oder kommt es zu Verzögerungen?

Für PCI Express 4.0 geht es auf die Zielgerade: Mit der Spezifikationsrevision 0.9 wurde unlängst der komplette Funktionsumfang festgelegt. Die Revision 1.0 soll noch dieses Jahr folgen. »Ich freue mich, dass die PCIe-4.0-Spezifikation vollständig ist und die abschließende IP-Prüfung durchläuft«, erklärt Al Yanes, Chairman und President von PCI-SIG. »Wir haben den ursprünglichen Zeitplan erweitert, um unseren sorgfältigen Überprüfungsprozess der Spezifikationen einzuhalten, der die PCIe-Technologie so erfolgreich gemacht hat. Und wir sind zuversichtlich, dass die PCIe-Architektur für die absehbare Zukunft tragfähig und bereit für die nächste Generation der Hochleistungsbandbreite ist. An unseren PCIe-4.0-Compliance-Tests haben wir ein beispielloses Interesse festgestellt, und die ersten Anwender haben bereits ein Dutzend 16-GT/s-Lösungen getestet.«

Die PCIe-Architektur entwickelt sich mit der Version 4.0 weiter in Richtung energieeffiziente Leistung. Zu den neuen Funktionserweiterungen gehören erweiterte Tags und Credits für Servicegeräte, reduzierte Systemlatenzzeiten, Lane-Margining- und RAS-Funktionen, Skalierbarkeit für zusätzliche Lanes und Bandbreiten sowie verbesserte I/O-Virtualisierung und Plattformintegration.

Mit der Revison 0.9 der 4.0-Spezifikation wurde zeitgleich auch schon die Revision 0.3 von PCI Express 5.0 vorgestellt. »PCIe 5.0 ist der nächste Evolutionsschritt, der den Standard für Geschwindigkeit setzen wird, und wir sind zuversichtlich, dass die Bandbreite von 32 GT/s die Anforderungen der Industrie übertreffen wird«, freut sich Yanes. Gemeint sind wohl hauptsächlich Server-, Cloud- und Big-Data-Anwendungen, die jedes Plus an Performance begierig verbrauchen – und damit die konventionellen Rechnerarchitekturen den klassischen IT. Doch wie sieht es im Bereich des Embedded Computing aus, das mit anderen Formfaktoren und längeren Produktlebenszyklen arbeitet?

Einer der auffälligsten Unterschiede zur allgemeinen IT sind die im Embedded-Bereich genutzten Steckverbinder – sei es zwischen Modul und Träger-Board oder zwischen Einsteckkarte und Backplane. Aufgrund der Langlebigkeit von Embedded-Computing-Standards gibt es sehr unterschiedliche Startvoraussetzung – einige begannen als parallele Bus-Systeme und wurden später um PCI Express erweitert. Andere basierten von Anfang an auf PCI Express. »Stecker- und Bustechnologien, die so schon vorbereitet sind für höhere Bandbreiten, haben da sicherlich die Nase vorn. Ältere Busstecker, die schon eine oder mehrerer Adaptionen an höhere Bandbreiten erfahren habe, könnten sich als unbrauchbar für eine weitere Erhöhung der Signalbandbreite erweisen«, erklärt Jens Plachetka, Manager Embedded Boards von MSC Technologies. »Hier müssen dedizierte Untersuchungen wie Signalsimulationen und reale Messungen zeigen, inwieweit die jeweiligen Steckerimplementierungen für PCIe 4.0 geeignet sind.«

Diese Situation ist nicht neu für die Embedded-Computing-Branche: »In der Vergangenheit wurde von den Steckerherstellern immer wieder ein rückwärtskompatibler Bus-Stecker entwickelt und rechtzeitig auch den Markt gebracht, so dass man sich als Embedded-Hersteller dazu erst mal keine Gedanken machen musste«, berichtet Markus Mahl, Head of Product Marketing Embedded Solutions von Data Modul. »Ich denke, das wird hier auch wieder passieren.«

Ein Steckerverbinder, der wohl geeignet für die Übertragung von PCIe-4.0-Signalen ist, wird für den M.2-Standard genutzt, der heute schon für kompakte Speicher in Embedded-Applikationen zum Einsatz kommt. »Gegen einen Einsatz von M.2 als Ersatz für etablierte Stecker-Schnittstellen auf CPU-Modulen, wie sie zum Beispiel bei COM Express oder SMARC verwendet werden, sprechen die relativ geringe Anzahl an Kontakten und der begrenzte Platz auf M.2-Modulen«, erläutert Plachetka. »Durch die Einführung von PCIe 4.0 könnte das Einsatzgebiet von M.2 jedoch auf datenintensive I/O-Applikationen ausgeweitet werden.«