Kommentar Wie sich Dark Silicon zähmen lässt

Die dunkle Seite der Macht schlägt zu: Dark Silicon. Wie kann Moore´s Law trotzdem noch funktioneren?

Dark Silicon – dieser Begriff hat sich für die vielen Transistoren auf einem komplexen Chip etabliert, die abgeschaltet werden. Warum werden sie a bgeschaltet? Würden alle integrierten Transistoren gleichzeitig genutzt, ginge die Verlustleistung durch die Decke.  Und der Anteil der abgeschalteten Transistoren wächst von Prozessknoten zu Prozessknoten – würde nichts unternommen, stiege der Anteil von Dark Silicon bei 5 nm auf über 80 Prozent.

Die Tage des »glücklichen Skalierens« sind längst vorbei. Einfach die Abmessungen der Bauelemente über die Fortschritte in der Lithografie zu reduzieren und mit dieser Anstrengung gleich zwei Gewinne zu erzielen – Leistungssteigerung und eine geringere Leistungsaufnahme – funktioniert nicht mehr. Mit Tricks wie Dynamic Voltage and Frequency Scaling und jetzt mit FinFETs konnten die Hersteller den Anteil des Dark Silicon auf ein einigermaßen erträgliches Maß reduzieren. Doch die Tricks funktionieren immer nur für wenige Prozessgenerationen. Dann schlägt das Dark Silicon wieder zurück: Schon ist abzusehen, dass auch die FinFETs nicht mehr ausreichen, um das Dark Silicon zu zähmen. Was kommt danach?

An Steegen, Senior Vice President Process Technology des IMEC, setzte auf dem »IMEC Technology Forum« auf Nanodrähte, zunächst horizontal, dann vertikal, um zu Strukturen unter 7 nm vorzustoßen. Zusammen mit weiteren Tricks an den Transistoren, mit dem massiven Einsatz von 3D-Techniken – einfach formuliert: gestapelte Dies, später dann auch integrierte 3D-Logik – und dem Einsatz von Materialien wie III-V-Halbleiter sollte die Industrie bis in den Bereich von  3 nm und darunter vorstoßen können. Diese Techniken sollten bis Mitte des nächsten Jahrzehnts tragen. Voraussetzung ist allerdings, dass die Extreme Ultraviolet Lithography (EUV) nun endlich Einzug in die Fertigung halten kann. Nach vielen Verzögerungen sind die Experten überzeugt, dass dies im Zeitraum 2018 bis 2020 der Fall sein wird. Wir dürfen gespannt sein.

Nach 2026 werden die Aussichten wenig konkret. Tunnel-FETs und Spintronics gehören zu den Kandidaten, die von einer realen Anwendung aber noch weit entfernt sind. Umso mehr gilt dies für Technologien, die die von-Neumann-Architektur ablösen sollen, beispielsweise Neuromorphic Computing. Solche Ansätze sind noch eher ein Thema der Grundlagenforschung.

Und wofür die ganzen Anstrengungen? Die meisten werden an Chips für Smartphones, Tablets und Server denken. Doch auf dem IMEC Technology Forum war in diesem Jahr zum ersten Mal ein Vertreter der Automobilindustrie vertreten, der die Autos als eine der treibenden Kräfte für die Entwicklung der Zukunft ansieht. Das ist verständlich. Denn die Autos – bald schon autonom fahrend – müssen riesige Mengen von Daten aus einer Vielzahl von Sensoren aufbereiten und auswerten. Und die Autos stehen als die großen Knoten im IoT mit einer Vielzahl weiterer Geräte in ständiger Verbindung. Um all diese Informationsmengen verarbeiten zu können, sind eben enorme Rechenleistungen erforderlich.

Das zeigt aber auch die Größe der Herausforderung: Alles was mit 3D zu tun hat, führt unweigerlich zu Problemen mit der Verlustwärme. Wenn man ihr nur Herr werden kann, indem man einzelne Chipbereiche abschaltet, dann tritt ein Paradoxon auf: Weil die Chips so leistungsfähig geworden sind, muss die Leistung unter bestimmten Umständen wieder reduziert werden. In reinen Consumeranwendungen mag das ärgerlich, aber hinnehmbar sein. In sicherheitsrelevanten Systemen im Auto nicht.

Wenn sich die Autoindustrie in die treibenden Faktoren für die Entwicklung der leistungsfähigsten Chips einreiht, dann dürfte genügend Schwungkraft vorhanden sein, um Moore’s Law zumindest über die kommenden zehn Jahre weiter Gültigkeit zu verschaffen. Das ist die gute Nachricht.