Fan-Out-Panel-Level-Fertigung So wird die neuste Packaging-Prozesstechnik wirtschaftlich

Klemens Reitinger CEO & CTO von ERS electronic: »Dank unserer speziellen Kühltechnik sorgen wir dafür, dass sich in den Panels weniger mechanische Spannungen aufbauen als bisher und sich deshalb weniger verwölben. Sind Verwölbungen entstanden, können wir sogar Gegenspannungen einbringen, um sie zu kompensieren.«
Klemens Reitinger CEO & CTO von ERS electronic: »Dank unserer speziellen Kühltechnik sorgen wir dafür, dass sich in den Panels weniger mechanische Spannungen aufbauen als bisher und sich deshalb weniger verwölben. Sind Verwölbungen entstanden, können wir sogar Gegenspannungen einbringen, um sie zu kompensieren.«

Eine völlig neu entwickelte Maschine von ERS erlaubt es erstmals, Fan-Out-Packaging-Techniken auf große Panel-Formate automatisiert anzuwenden – ein wichtiger Schritt auf dem Weg zur wirtschaftlichen Fertigung komplexer Chips.

Kern der neuen Maschine vom Typ MPDM700 sind die von ERS electronic entwickelten Verfahren für das Debonding und die Warpage-Anpassung: Sie finden jetzt zum ersten Mal im Fan-Out-Panel-Level-Packaging (FOPLP) auf Basis großer Substrate Einsatz. Die Flexibilität der Maschine gestattet es zudem, verschiedene Panel-Formate ohne Umrüstzeit zu verarbeiten – in einem Markt, in dem Standard fehlen ein wichtiges Kriterium.

Der zentrale Prozess, den die Maschine durchführt: Sie trennt das Panel mit den vergossenen Dies vom Metallsubstrat, um es den weiteren Verarbeitungsschritten zuzuführen. Unumgänglich ist es dabei, die entstehenden Verwölbungen (Warpage) des Panels möglichst zu verhindern und auszugleichen.

Dazu ein Blick auf das generelle FOPLP-Fertigungsverfahren: Ziel ist es, die aus dem Wafer vereinzelten Dies auf ein großes Panel zu setzen. Dann können sie im Verbund des Panels parallel weiter verarbeitet werden, etwa mit Dielektrika und Verdrahtungsebenen versehen werden, bevor die fertig gehäusten Chips vereinzelt werden. Auf Wafer-Ebene funktioniert das schon recht gut – hier war Infineon mit den eWLB-Prozess (embedded Wafer Level Ball Grid Array) schon vor vielen Jahre einer der Pioniere. Jetzt arbeitet die Industrie daran, zu den noch größeren Panels über zu gehen, um die Fertigungskosten pro Bauelement weiter zu senken.  

Dazu wird auf einer Stahlplatte eine beidseitig klebende Folie aufgebracht. Dann setzt eine Maschine die Dies auf die Folie, danach werden sie übermouldet. Nachdem die Vergussmasse ausgehärtet ist und die Komponenten darin fixiert sind, wird in einem Temperaturschritt – dem Debonding – das Panel von der Folie gelöst: Bei einer bestimmten Temperatur verliert die Klebfolie plötzlich jede Haftung und das Panel kann kraftlos abgehoben werden. Danach durchläuft es die weiteren Prozessschritte, etwa um die ICs mit kleinen Anschlussbällchen zu versehen (Bumping) und die Verdrahtungsebene (Redistrubition-Layer) aufzubringen.