Fraunhofer-Forscher betten Silizium in organische Substrate ein

Mit der von den Forschern des Fraunhofer-Instituts für Zuverlässigkeit und Mikrointegration IZM entwickelten und patentierten Chip-in-Polymer-Technologie (CiP) lassen sich ICs direkt in das Substrat einbetten.

Die Leiterplattenhersteller können mit diesem Verfahren nicht nur eine Steigerung in der Wertschöpfungskette erzielen, sondern auch eine wesentlich höhere, insbesondere thermomechanische Materialzuverlässigkeit. Ursprünglich wurde der Technologieprozess für bis zu 50 µm dünne Chips entwickelt, doch mittlerweile kann auch mit Chips herkömmlicher Dicke gearbeitet werden. Durch die Einbettungstechnik und den Verzicht auf Bonddrähte oder bleihaltige Lötverbindungen sind die präzise bestückten Chips nach außen abgeschirmt, wodurch sie über hervorragende HF-Eigenschaften verfügen, was die Technologie insbesondere für den Mobilfunk oder die Automobilindustrie interessant macht. Die CiP-Technologie, die im Rahmen des EU-Projekts »Hiding Dies« entstand und an der auch Industrieunternehmen wie Nokia oder Philips beteiligt sind, wurde in Fertigungslinien namhafter Leiterplattenhersteller getestet und fließt mittlerweile in Anwendungen, etwa als 2-GHz-Powerelektronik-Modul für Handys, als KFZ-Radarsystem oder Chipkartenmodul.

Trotz einer innovativen Technologie kommen für den Herstellungsprozess herkömmliche PCB-Verfahren und Materialien zum Einsatz, sodass kostenintensive Gerätemodifikationen vermieden werden: Nach der Chipbestückung erfolgt die Vakuumlaminierung in den Mikrovialayern bzw. Multilayern. Mittels Laserbohrung erzeugte Vias werden mit Kupfer metallisiert, das abschließend zur Strukturierung der Leiterbahnen dient. Momentan gilt eine Verschiebung der Logistik noch als Einstiegsbarriere für Leiterplatten- und Baugruppenhersteller. Doch mit seinen optimierten Eigenschaften zu konkurrenzfähigen Preisen dürfte das Verfahren zu einer der favorisierten Packaging-Technologien werden, so die Forscher.