Wandeln und sparen #####

Größere Bandbreiten, höhere Abtastraten und breiterer Dynamikbereich: Die Spezifikationen für Analog/Digital-Wandler werden immer stringenter. Für drahtlose Anwendungen gilt zudem die schwierige Auflage, dass sie derartig harte Spezifikationen praktisch ohne Verlustleistung und bei niedrigsten Kosten einhalten müssen.

Größere Bandbreiten, höhere Abtastraten und breiterer Dynamikbereich: Die Spezifikationen für Analog/Digital-Wandler werden immer stringenter. Für drahtlose Anwendungen gilt zudem die schwierige Auflage, dass sie derartig harte Spezifikationen praktisch ohne Verlustleistung und bei niedrigsten Kosten einhalten müssen.

Zahlreiche aktuelle Wireless- Standards, etwa für die Ultra-Wideband- Kommunikation (UWB) oder die entstehenden Konzepte im 60-GHz-Bereich erfordern größere Kanalbandbreiten und höhere Abtastfrequenzen als je zuvor. Gleichzeitig wird »Softwaredefined Radio« (SDR) für alle traditionellen Verfahren für Mobiltelefone, WLAN, Rundfunk und Navigation zum harten Prüfstein der A/DWandler hinsichtlich Flexibilität und Dynamikbereich. Die Schlüsselrolle in fortschrittlichen Lösungen spielt der Leistungsverbrauch.

Dafür hat IMEC zwei neue Konzepte entwickelt – mit weitaus besseren Funktionsdaten als der geltende Stand der Technik. Ihre »Figure of Merit«, eine IEEE-definierte Leistungszahl, liegt in Low- Power-A/D-Wandlern vom Flash-Typ und in solchen mit SAR-Architektur (Successive Approximation Register) deutlich über konventionellen Lösungen. Flash eignet sich besonders für UWBund 60-GHz-Applikationen, SAR ist sinnvoll für Lösungen mit Software-defined Radio. Kommunikationsstandards für 60 GHz zielen meist auf Kabelsysteme für Applikationen mit hohen Datenraten wie Video-Streaming oder schnelle Dateidownloads. UWB gewinnt an Bedeutung in schnellen Datenverbindungen und in drahtlosen Sensornetzwerken mit extrem geringem Leistungsverbrauch. Allen diesen Standards ist gemeinsam, dass sie relativ simple Modulationsverfahren bei sehr großen Brandbreiten nutzen. Dies führt zu niedrigen Auflösungen und hohen Abtastraten der A/D-Wandler.

Deshalb wird derzeit mit Hochdruck an neuen Architekturen gearbeitet, welche den Leistungsverbrauch schneller Wandler mit niedriger Auflösung reduzieren. Zu den untersuchten Optionen zählen parallele SAR-Arrays, Pipeline-A/D-Wandler und sparsame Flash-Konverter. Diese letztere Kategorie scheint besonders viel versprechend: Sie setzt mit nur 0,16 pJ pro Wandlerschritt neue Rekordmarken für die Figure-of-Merit (FOM) [1]. In diesem Flash- oder Parallel- A/D-Wandler sind alle nicht essenziellen Architekturblocks, welche der Leistungsverminderung entgegenstehen, nicht mehr vorhanden: Track/Hold, Vorverstärker, Widerstandsleiter und Korrektur von Linearitätsfehlern (Bubble Error Correction) sind in der neuen Architektur nicht mehr nötig (Bild 1).