Neue Stratix-III-FPGAs: Mehr Leistung, weniger Verbrauch

Von Altera ist jetzt das erste Mitglied der neuen Stratix-III-FPGA-Familie erhältlich. Der Baustein mit der Bezeichnung EP3SL150 verfügt über 150 K Logikelemente und nimmt laut Hersteller im Vergleich zu konkurrierenden Lösungen rund 45 Prozent weniger Leistung auf, bei einer um 25 Prozent höheren Geschwindigkeit.

Die geringe Leistungsaufnahme wird durch programmierbare Power-Technologien erreicht. Damit lässt sich jeder Logic-Array-Block (LAB), DSP- und Speicher-Block unabhängig für den Betrieb im High-Speed- oder Low-Power-Mode programmieren. Die PowerPlay-Funktion der Quartus II-Software steuert automatisch jeden Block gemäß seiner Performance-Anforderungen. Eine weitere Funktion zur Leistungseinsparung ist die wählbare Core-Spannung. Diese bietet dem Designer die Wahlmöglichkeit zwischen 1,1-V-Core-Spannung für Applikationen mit hoher Geschwindigkeit oder 0,9 V für möglichst geringe Leistungsaufnahme.

Für einige Anwendungen von besonderer Bedeutung dürfte die DDR3-Speicherschnittstelle sein. Der neue Stratix-III-Baustein ist industrieweit einer der ersten, der den kürzlich ratifizierten JEDEC-DDR3-SDRAM-Standard, inklusive Lese-/Schreib-Leveling unterstützt.