Interview mit Renesas' CTO Hideto Hidaka »MONOS-Flash lässt sich ganz einfach auf FinFET adaptieren«

Seit kurzem hat auch Renesas Electronics einen CTO: Speicher-Guru Hideto Hidaka. Er empfing DESIGN&ELEKTRONIK in Renesas neuer Zentrale in Tokio und erklärte nicht nur die Vorteile von Split-Gate-MONOS-Flash, sondern auch, warum die Synergy-Plattform-MCUs schneller sind als die MCUs der Konkurrenz.

DESIGN&ELEKTRONIK: Herr Hidaka, die Rolle eines CTO ist ja bei Renesas neu. Können Sie Ihre Aufgaben kurz skizzieren?

Hideto Hidaka: Ich habe eine übergreifende Verantwortung für die Technologieentwicklung, was immer wichtiger wird. Es gibt mehreren Säulen: Planung und Verbesserung der Kerntechnologien, eine bessere Technologie- und IP-Strategie und deren Implementierung sowie der Aufbau einer, sagen wir, konzerngesteuerten Forschung.

Was ist neu am Ansatz der Implementierung von Kerntechnologien? Es ist ja nicht so, dass Renesas bislang eine "untechnische" Firma war ?

Sämtliche Produkte, also SoCs, MCUs, Analog- und Leistungshalbleiter basieren zukünftig auf Kerntechnologien wie Sensorik, Sicherheit, Konnektivität, funktionale Sicherheit und Low Power und auf Basistechnologien wie Fertigungsprozesse, EDA-Tools, Test usw.

Bisher haben die unterschiedlichen Produktgruppen das alles unabhängig für sich entwickelt?

Richtig, wir hatten keine dedizierte Technologieabteilung im Hause.

Und zukünftig teilen die Produktgruppen die zentral von der konzerngesteuerten Forschung entwickelten Kerntechnologien?

Genau so ist es.

Desweiteren wollen Sie künftig auf technischer Ebene enger mit Partnern und Kunden zusammenarbeiten. Wie darf ich das konkret verstehen?

Sehen Sie, auf der einen Seite gibt es Anforderungen des Marktes "Pull", auf der anderen Seite die Technologieentwicklung "Push". Über eine offene Schnittstelle wollen wir diese zusammenführen. Entwicklerkonferenzen sind ein Mittel, dies zu erreichen.

Gutes Stichwort. Ich selbst durfte ja auf Ihrer letzten DevCon die Erfahrung machen, dank des umfangreichen Software-Frameworks und der APIs innerhalb von 1 Stunde einen komplexen 32-bit-Controller zu initialisieren. Frisst nicht auf der anderen Seite diese mehrschichtige SW-Architektur einen Teil der Hardware-Rechenleistung auf? Anders gefragt: Sind Ihre MCUs mit identischen Cortex-M4-CPUs und Taktfrequenzen langsamer als die Chips Ihrer Konkurrenz?

Wir haben die Controller hardwaremäßig für unsere Software optimiert, so dass wir in der reinen Rechenleistung besser als alle Konkurrenten sind. Wir haben durch die Software-Architektur Performance verloren, die wir aber durch die IP-Optimierungen mehr als kompensieren konnten.

Nochmal auf den Punkt gebracht: Ihre Cortex-M4-MCUs sind bei gleicher Taktfrequenz deutlich schneller als Cortex-M4-MCUs Ihrer Konkurrenten?

Richtig. Als erstes ist da die High-Speed-Flash-Speicherschnittstelle mit einer einfachen, sehr schnellen Cache-Architektur zu sehen, des Weiteren haben wir die gesamte Bus-Struktur und das -Interface optimiert. Wir haben in jedem einzelnen Hardware-Block Vorteile gegenüber der Konkurrenz.

Haben Sie die Bus-Schnittstelle selbst entwickelt?

Wir haben primär die CPU von ARM lizensiert und dann selbst die IP optimiert. Wir mussten die gesamte Architektur neu organisieren, um unser schnelles Embedded-Flash MONOS richtig nutzen zu können.

Die Herausforderung, Rechenleistung und Einfachheit der Programmierung auszubalancieren, ist ja nicht neu. AUTOSAR ist ja ein großartiges Beispiel, dass häufig an den APIs vorbei programmiert wird, um mehr Rechenleistung herauszuholen ?

Unsere 20-jährige Erfahrung im Automotive-Geschäft war sicherlich nicht schädlich für unseren Ansatz bei Synergy. Dieses Know-how haben wir in großem Maße nach Synergy transferiert.

Durch Renesas' Ausstieg aus den "Nicht-Fokus-Geschäftsbereichen" ist Ihr Umsatz immer weiter gesunken, weil das Wachstum der "Fokus-Geschäftsbereiche" die wegbrechenden Umsätze in nicht-strategischen Produkten noch nicht kompensieren kann. Wann ist denn der Boden erreicht und wieder Umsatzwachstum sichtbar?

Wir haben ihn 2015 erreicht oder werden ihn 2016 erreichen. Ab 2017 rechnen wir mit steigenden Umsätzen, weil das Wachstum der strategischen Geschäftsbereiche wie Smart Cars, Industrie 4.0 und IoT diese Umsatzausfälle überkompensieren wird.

In der Vergangenheit war Renesas im Auto ja primär in der Steuerungswelt vertreten. Geld wird jetzt aber zunehmend in der, sagen wir, "IT-Welt" verdient ...

Das ist richtig. Deswegen ist mein Ansatz: Im modernen Auto trifft Steuerung IT. Das ist allerdings sehr herausfordernd. Wir müssen zwei vollkommen unterschiedliche Technologien verheiraten, die "Geringe-Latenz-Welt" und die "Hohe-Bandbreiten-Welt". Das ist der entscheidende Punkt: Sie brauchen ein weitreichendes System-Design statt irgendwie zusammengebaute Chips. Top-Manager von OEMs sehen zunehmend diese Anforderungen und kommen uns in Tokio besuchen. Wir sind der einzige Halbleiterhersteller auf der ganzen Welt, der mit allen Automotive-Systemen Erfahrungen hat.

Dazu gehört aber auch Leistungselektronik, wo ich Sie öffentlich fast gar nicht wahrnehmen kann. Wollen Sie diesen Bereich schließen oder verkaufen?

Ganz im Gegenteil. Im Rahmen der System-Strategie für unsere Plattform-Lösungen spielt die Leistungselektronik eine wichtige Rolle. Ob es sinnvoll ist, diese Komponenten einzeln zu vermarkten, ist eine andere Frage.

Ihre Deep-Trench-Technologie für Superjunction-MOSFETs ist bemerkenswert, die Erfolge am Markt sind jedoch limitiert. Warum?

Wir werden unseren Fokus zunehmend auf diese Technologie richten und Anwendungen für sie suchen.

Werden wir auch zukünftig SiC- und GaN-Produkte sehen?

Wir haben ein nationales Projekt in Japan mit Automotive-Herstellern, um diese Produkte einzusetzen. Wir arbeiten seit 5 Jahren daran. Ein erstes Muster einer SiC-Diode für unsere Kunden haben wir bereits. Der Markt wächst jedoch langsam. Wenn wir 2020 in Massenfertigung gehen können, reicht das völlig aus.

Entwickler sind verrückt nach Benchmarks. Wieso geben Sie für Ihre CPUs noch immer diese antiquierten Dhrystone-Werte an?

Weil manche Kunden die Werte mit sehr alten Produkten vergleichen wollen, für die es noch keine CoreMark-Werte gab.

Hand aufs Herz: Macht es überhaupt Sinn, bei Embedded-Anwendungen, die so vielfältig sind, mit Benchmarks zu arbeiten?

Es sind die Anforderungen unserer Kunden, aber niemand ist wirklich zufrieden, nur einen CoreMark-Wert zur Verfügung zu haben. Wir geben unseren Kunden deutlich mehr und komplexere Messszenarien an die Hand...

... die Sie offiziell aber nicht publizieren!

Das ist richtig. Das sind kundenspezifische Szenarien, die aber viel sinnvoller sind.

Lassen Sie uns zu IoT und Industrie 4.0 kommen. Wir sind uns wohl einig, Security ist die wichtigste Herausforderung in der vernetzten Welt. Ihre Mitbewerber Infineon und NXP spielen liebend gerne die Karte "Chip-Karten", sie sagen, die Security-Expertise werde aus dem Chip-Karten-Geschäft in das IoT übertragen. Von Ihnen hört man nichts dergleichen ...

Wir sind einer der größten Hersteller weltweit. Wir haben somit dieselbe Technologie wie ST, NXP und Infineon im Haus. Dazu kommt unsere Erfahrung im Automotive-Geschäft, mit dessen ganz eigenen Sicherheitsanforderungen.

Ich muss jetzt doch mal fragen, warum Sie diese Expertise nicht stärker herausgestellt haben?

Das Chip-Karten-Geschäft war nicht so sichtbar in der Vergangenheit. Wissen Sie eigentlich, dass dort unser MONOS-Flash-Speicher lange vor den Mikrocontrollern zum Einsatz kam?

Nein, wusste ich nicht. Doch lassen Sie uns zu Low Power kommen. Fest steht, es werden künftig 10 µW/MHz bei Ultra-Low-Power-MCUs im IoT-Umfeld gefordert. Wie wollen Sie das erreichen?

Zum einen mit unserem Split-Gate-MONOS-Flash-Speicher, zum anderen mit einfachen aber effektiven Cache-Architekturen, die speziell für Split-Gate-MONOS optimiert sind.

Es gibt ja diverse embedded Flash-Typen: Floating-Gate mit 1, 1,5 oder 2 Transistoren pro Zelle, gleiches für Charge-Trapping. Alle haben ihre Vor- und Nachteile. MONOS war bisher Charge-Trapping mit einer 1-Transistor-Zelle, der Split-Gate-MONOS hat eine 1,5-Transistor-Zelle. Wo liegen denn da die Vorteile?

SG-MONOS vereinigt die Vorteile von Split-Gate- und Charge-Trapping. Der objektive Nutzen sind geringere Leistungsaufnahme, höhere Performance und höhere Lebensdauer. Die große Herausforderung bei der Entwicklung war, die Ladungserhaltung zu verbessern, nachdem die Ladungen ja prinzipiell einfach abfließen können. Das ist eine Sache des Designs und des Fertigungsprozesses. Wir haben jede denkbare Kombination des Operating-Prinzips für die Löschung und Programmierung ausprobiert, also z.B. Fowler-Nordheim-Tunneling, Hot-Hole-Injection (HH), Source-Side-Injection (SSI) oder Channel-Hot-Electrons. Herausgefunden haben wir in der 10-jährigen Entwicklungsphase, dass die Kombination von SSI für die Programmerung und HH für die Löschung am Besten funktioniert. Die zweite Herausforderung ist die Ladungsverteilung, die sich in der Isolationsschicht umverteilen kann. Sie brauchen beim Löschen aber dieselbe Verteilung von Löchern wie die Verteilung von Elektronen beim Schreiben, damit diese Ladungen kompensiert werden können. Das ist extrem schwierig.

Haben Sie für SG-MONOS einen eigenen Prozess gebaut?

Ja. Als wir starteten standen wir bei 150 nm, als wir unsere Arbeit beendeten bei 90 nm.

Das klingt nach 10 Jahren Arbeit. Bis wohin glauben Sie, MONOS schrumpfen zu können?

Erfolgreich haben wir auf 28 nm geschrumpft, danach wechseln wir auf FinFET-Transistoren. MONOS kann ganz einfach auf FinFET-Strukturen adaptiert werden, da die Charge-Trapping-Schicht sehr dünn im Vergleich zu den herkömmlichen dicken Floating-Gate-Strukturen ist. Es ist schlichtweg unmöglich, Floating-Gate-embedded-Flash in FinFET-Transistoren zu überführen. MONOS sieht, abgesehen von wirtschaftlichen Grenzen beim Runterskalieren, keine technischen Limitierungen.

Haben Sie auch mal FD-SOI untersucht?

Das Problem bei 22- oder 20-nm-Fertigung ist, dass Sie erstmals Multi-Patterning brauchen und sich damit die Anzahl der Masken erhöht. Diese Zusatzkosten müssen Sie über zusätzliche Schrumpfung kompensieren, wir müssen also aus wirtschaftlichen Gründen von 28 nm sofort auf 16 oder 14 nm springen. 20 oder 22 nm bringen für embedded Flash aus Kostengründen nichts. Bei 16 und 14 nm bringt aber FD-SOI keinen Performance-Vorteil mehr gegenüber FinFETs.

Werden Sie 14/16 nm selbst fertigen oder zu TSMC oder Samsung gehen?

Das haben wir abschließend noch nicht entschieden, vermutlich aber gehen wir zu einem Auftragsfertiger.

Neben der Zellstruktur selbst können Sie ja auch durch das Design den Flash optimieren. Was haben Sie auf Schaltkreisebene getan, um die Anzahl der Schreib-Löschzyklen bei SG-MONOS zu erhöhen, die Zugriffszeiten zu verkürzen oder die Leistungsaufnahme zu reduzieren?

Zuerst ist die Nutzung eines Sensing-Verstärkers mit digitaler Offset-Kompensation zu nennen, um die Lesezeit von der Zelle zur Bitline zu reduzieren, die ja im Wesentlichen durch den Offset des Verstärkers definiert wird. Als nächstes ist APCCS (Adaptable Program Current Control Scheme) zu nennen, um Programmier- und Löschoperationen auch bei hohen Sperrschichttemperaturen ohne Degradierung der P/E-Charakterisik zu ermöglichen. Die P/E-Zeiten streuen nämlich bei hohen Sperrschichttemperaturen ganz erheblich. Mit APCCS wird der Programmierstrom für jede Zelle feingetunt. Das Dritte ist ein intelligentes Löschschema (IES). Da das Verhalten des Löschstroms sehr stark vom Fertigungsprozess, der Sperrschichttemperatur und der Spannung abhängt, wird die Länge des Pulses in der Regel für den Worst Case ausgelegt. Mit IES kann die Pulsbreite dynamisch angepasst werden. Bei 170 °C Sperrschichttemperatur konnten wir bei einem 40-nm-SG-MONOS die Pulsbreite um 60 % reduzieren.

Welcher Design-Ansatz war der effektivste in Bezug auf die Investitionen?

Am meisten sparen Sie durch die MONOS-Zelle an sich, da sie sich wie eine SRAM-Zelle verhält - sie benötigt keine hohe oder negative Spannung beim Lesen. Ein Transistor kann im Lesepfad alle Operationen realisieren, was die benötigte Chipfläche deutlich reduziert. Jeder Flash-Speicher hat ja zudem ein mehr oder weniger komplexes Steuerungsschema für die Programmierung. Wir haben einen ganz kleinen Mikrocontroller entwickelt, der die Steuerung vornimmt. Wir können somit alles frei programmieren. Das reduziert die komplexe Logik. Damit können wir die Kosten durch minimale Fläche deutlich reduzieren und liegen hier deutlich vor dem Wettbewerb.

Forschen Sie auch an weiteren Speichertypen wie MRAM, RRAM oder ähnlichem?

Zusammen mit diversen Universitäten und Halbleiterherstellern [Anmerkung der Redaktion: dies sind u. a. Intel und Qualcomm] forschen wir in einem Konsortium an MRAM. Ehrlich gesagt, haben wir keine Möglichkeit für eine In-House-Fertigung, insofern arbeiten wir auch mit Foundries zusammen.

Wann sehen Sie erste MRAM-Produkte in Massenproduktion?

In Automotive erstmal gar nicht, in anderen Anwendungen in drei bis fünf Jahren.

Und bei RRAM?

Da arbeiten wir allein an Themen wie zufälliges und großes Rauschen. Wir müssen das in den Griff bekommen, das Rauschen absolut verringern und vorhersehbar machen. Aktuell beißen sich Forscher wie Universitäten oder IMEC daran weltweit die Zähne aus.

Intel und Micron haben kürzlich einen neuen Speichertyp mit der Bezeichnung 3D Xpoint vorgestellt ohne auf die technischen Details einzugehen. Was für ein Speicher ist das denn?

Hidaka (lacht): Sagen wir es so: Viele Mitglieder der Community glauben, dass es sich um Phase-Change-Speicher handelt.

Herr Hidaka, vielen Dank für Ihre Zeit!