Low-Cost-FPGAs in 65 nm

Der Schritt zur nächsten Prozessgeneration mit 65-nm- Strukturen verspricht auch bei FPGAs die Vorteile kleinerer Prozessgeometrien: reduzierte Kosten, höhere Geschwindigkeit und mehr Logikkapazität. Allerdings birgt der 65-nm-Prozessknoten neben den Vorteilen auch einige Probleme, vor allem bezüglich der Leistungsaufnahme. Im Folgenden wird gezeigt, wie 65-nm-FPGAs die Leistungsfähigkeit von vergleichbaren 90-nm-Bausteinen erreichen bzw. übertreffen, während gleichzeitig statische und dynamische Leistungsaufnahme deutlich verringert werden.

Der Schritt zur nächsten Prozessgeneration mit 65-nm- Strukturen verspricht auch bei FPGAs die Vorteile kleinerer Prozessgeometrien: reduzierte Kosten, höhere Geschwindigkeit und mehr Logikkapazität. Allerdings birgt der 65-nm-Prozessknoten neben den Vorteilen auch einige Probleme, vor allem bezüglich der Leistungsaufnahme. Im Folgenden wird gezeigt, wie 65-nm-FPGAs die Leistungsfähigkeit von vergleichbaren 90-nm-Bausteinen erreichen bzw. übertreffen, während gleichzeitig statische und dynamische Leistungsaufnahme deutlich verringert werden.

INHALT:
Reduzierte Leistungsaufnahme
Statische Leistungsaufnahme
Dynamische Leistungsaufnahme
Energieoptimierte 65-nm-FPGAs
Optimierung des Fertigungsprozesses
Leistungs-Analyse und Optimierungstechniken
Literatur
Autor

Üblicherweise erwartet man von FPGAs der jeweils nächsten Prozessgeneration einen erweiterten Funktionsumfang sowie eine höhere Verarbeitungsleistung. Allerdings müssen Entwickler diese schnelleren Bausteine mit den zusätzlichen Funktionen in eine Umgebung integrieren, die die gleichen bzw. noch stärkere Platz- und Leistungsaufnahme- Beschränkungen aufweist, wie sie bereits für die vorhergehende FPGAGeneration gegolten haben.

Wenn die Vorteile eines 65-nm- Prozesses – geringere Kosten, höhere Geschwindigkeit und Logikdichte – zum Tragen kommen sollen und gleichzeitig die geringste mögliche Leistungsaufnahme gefordert ist, dann muss man sich mit Prozessoptimierungen auseinandersetzen und die Leistungsaufnahme analysieren sowie Optimierungstechniken anwenden. Erst dann kann man FPGAs wie die neue Cyclone-IIIFamilie produzieren, die einer Vielzahl von Anforderungen in den unterschiedlichsten Anwendungen gerecht wird.

Reduzierte Leistungsaufnahme

Wenn die Leistungsaufnahme von FPGAs gesenkt wird, führt das zu Vorteilen für den gesamten Systementwurf. Denn eine geringere Leistungsaufnahme macht den Einsatz von kostengünstigeren Stromversorgungen möglich, die weniger Komponenten umfassen und auch weniger Leiterplattenfläche erfordern. Die Kosten für ein leistungsfähiges Stromversorgungssystem liegen typischerweise zwischen 0,7 und 1,3 Euro/ W. Das heißt, dass FPGAs mit einer geringeren Stromaufnahme direkt zu niedrigeren Gesamtsystemkosten führen. Außerdem können die Lüfter kleiner ausfallen oder ganz wegfallen, was sich nebenbei auch noch positiv auf das EMV-Verhalten auswirkt.

Nachdem die Leistungsaufnahme direkt mit der Wärmeerzeugung zusammenhängt, ermöglicht ein reduzierter Betriebsstrom auch ein einfacheres und kostengünstigeres Wärmemanagement. Oft kann ein Kühlkörper ganz entfallen oder zumindest ein kleinerer verwendet werden. In hochkomplexen, sehr leistungsfähigen Designs könnte ein passiver Kühlkörper anstatt einer teureren und weniger zuverlässigen aktiven Kühlung eingesetzt werden.

Die steigende Leistungsaufnahme aufgrund von höheren Transistorleckströmen bei kleineren Prozessgeometrien ist ein industrieweites Problem. Die Hersteller nutzen eine Vielzahl von Technologien (Tabelle 1.), um einerseits die Geschwindigkeitssteigerungen zu erhalten und andererseits die Leistungsaufnahme aufgrund von Leckströmen zu beherrschen:

  • Routing mit Kupfer – Wenn für das On-Chip-Routing statt Aluminium eine vollständige Kupfermetallisierung genutzt wird, reduziert sich der elektrische Widerstand und es lassen sich höhere Schaltgeschwindigkeiten erzielen.

  • „Low-k“-Dielektrikum – Das Dielektrikum stellt die Isolierung zwischen den Metallisierungslagen dar und ermöglicht somit ein Routing auf mehreren Ebenen. Ein Low-k-Dielektrikum reduziert die Kapazitäten zwischen den einzelnen Metallisierungslagen, wodurch sich die Geschwindigkeit deutlich erhöhen und die dynamische Leistungsaufnahme deutlich verringern lassen.