Schwerpunkte

Isolierte Gate-Treiber

Tore öffnen – aber wie?

30. Mai 2018, 09:00 Uhr   |  Von Sanket Sapre


Fortsetzung des Artikels von Teil 1 .

Timing

Die Timing-Parameter eines Gate-Treibers sind zur Ermittlung seiner Leistungsfähigkeit unentbehrlich. Eine übliche Spezifikation für alle Gate-Treiber, auch für den ADuM4120 (Bild 5), ist die Laufzeitverzögerung tD des Treibersignals. Diese ist als die Zeit definiert, die vergeht, bis eine Eingangssignalflanke am Ausgang erscheint. Wie Bild 5 zeigt, kann die Laufzeitverzögerung tDLH als die Zeit definiert werden, die vergeht, bis die Eingangsflanke vom Eingangsschwellwert UIH ansteigt und 10 % über ihrem Endwert liegt.

Ähnlich lässt sich die Verzögerungszeit der fallenden Flanke tDHL bestimmen und zwar als die Zeit, die vergeht, bis die Eingangssignalflanke unter den Eingangschwellwert UIL abfällt und einen Wert unter 90 % des High-Pegels erreicht. Die Laufzeitverzögerung für Übergänge am Ausgang kann bei steigenden und fallenden Flanken anders sein.

 Der Gate-Treiber ADuM4120 und Timing-Signalverläufe
© Analog Devices

Bild 5. Der Gate-Treiber ADuM4120 und Timing-Signalverläufe. [1]

Bild 5 zeigt auch die Signalanstiegs- und -abfallzeiten. Diese Flanken werden durch den Treiberstrom beeinträchtigt, den ein Bauteil liefern kann. Auch sind die Flanken abhängig von der zu treibenden Last und gehen somit nicht in die Berechnung der Laufzeitverzögerung ein.

Ein weiterer Timing-Parameter ist die Pulsbreitenverzerrung bzw. die Differenz der Verzögerungszeit zwischen steigender und fallender Flanke beim gleichen Bauteil. Die Pulsbreitenverzerrung (PWD) beträgt somit PWD = |tDLH- tDHL|. Aufgrund möglicher Fehlanpassungen zwischen Transistoren in unterschiedlichen Bauteilen ist die Laufzeitverzögerung bei zwei Bauteilen niemals genau gleich groß. Daraus resultiert ein zeitlicher Versatz (Skew) der Laufzeitverzögerung (tSKEW). Der Skew ist als die Zeitdifferenz zwischen den Ausgangssignalen von zwei verschiedenen Bauteilen definiert, an denen bei gleichen Betriebsbedingungen das gleiche Eingangssignal anliegt. Wie Bild 5 zeigt, ist der Laufzeitverzögerungsversatz als Part-to-Part definiert. Bei Bauteilen mit mehr als einem Ausgangskanal wird diese Spezifikation auf die gleiche Weise angegeben, jedoch als Kanal-zu-Kanal-Versatz bezeichnet. Laufzeitverzögerungsversatz kann normalerweise nicht in der Steuerschaltung berücksichtigt werden.

Isolationsstrecken in einem Halbbrückenaufbau mit isolierten Gate-Treibern des Typs ADuM41
© Analog Devices

Bild 6. Isolationsstrecken in einem Halbbrückenaufbau mit isolierten Gate-Treibern des Typs ADuM4121. [2]

Bild 6 zeigt einen typischen Aufbau von Gate-Treibern des Typs ADuM4121, die in Verbindung mit Leistungs-MOSFETs in einer Halbbrückenkonfiguration für Stromversorgungen und Motorantriebe verwendet werden. In einem solchen Aufbau, falls Q1 und Q2 gleichzeitig eingeschaltet sind, besteht die Möglichkeit, dass es zu einem Shoot-Through, also zu einem Kurzschluss zwischen Versorgungs- und Masseanschluss kommt.

Dies kann die Schalter und sogar die Treiberschaltung beschädigen. Um Shoot-Through zu vermeiden, muss eine Totzeit in das System eingebracht werden. Damit wird die Möglichkeit, dass beide Schalter gleichzeitig eingeschaltet sind, erheblich reduziert. Während des Totzeit-Intervalls befindet sich das Gate-Signal an beiden Schaltern auf Low-Potenzial.

Somit sind die Schalter idealerweise im ausgeschalteten Zustand. Falls der Laufzeitverzögerungsversatz geringer ist, ist auch die erforderliche Totzeit geringer und das Verhalten der Steuerung wird besser vorhersagbar. Durch geringere Werte für Skew und Totzeit ergibt sich ein reibungsloserer und effizienterer Systembetrieb. Somit sind Timing-Eigenschaften wichtig, da sie die Geschwindigkeit, mit der Leistungsschalter arbeiten, beeinträchtigen. Das Verstehen dieser Parameter erleichtert die Entwicklung von Steuerschaltungen.

Isolation

Unter Isolation versteht man die elektrische Trennung zwischen unterschiedlichen Schaltkreisen in einem System und zwar eine derartige Trennung, dass es zwischen den Schaltkreisen keinen direkten leitfähigen Pfad gibt. Dies ermöglicht, dass einzelne Schaltkreise unterschiedliche Massepotenziale haben.

Signale und/oder Leistung können isolierte Schaltkreise mithilfe von induktiven, kapazitiven oder optischen Methoden dennoch passieren. Bei einem System mit Gate-Treibern kann Isolation für funktionelle Zwecke notwendig sein. Auch kann Isolation eine Sicherheitsanforderung sein.

In Bild 6 könnte UBUS mehrere hundert Volt bei Strömen von einigen zehn Ampere betragen, die zu einem bestimmten Zeitpunkt Q1 oder Q2 durchlaufen. Ist bei einem Fehler im System der Schaden auf elektronische Bauteile begrenzt, kann auf Sicherheitsisolation verzichtet werden.

Galvanische Isolation hingegen ist eine Anforderung, die zwischen Versorgungsseite und Steuerschaltung vorhanden sein muss, wenn sich Menschen auf der Niederspannungs-Steuerseite befinden. Galvanische Isolation bietet Schutz bei Fehlern auf der Hochspannungs-Seite, da die Isolationsstrecke verhindert, dass Benutzer trotz Beschädigung von Bauteilen oder Fehlern mit elektrischer Leistung in Berührung kommen.

Isolation ist von Regulierungs- und Sicherheitszertifizierungsbehörden vorgeschrieben, um Stromschläge zu verhindern. Darüber hinaus schützt Isolation Niederspannungselektronik vor Schäden durch Fehler auf der Versorgungsseite. Es gibt verschiedene Möglichkeiten der Sicherheitsisolation. Im Grunde jedoch beziehen sich alle Möglichkeiten auf die Durchbruchspannung der Isolationsstrecke.

Dieser Spannungswert wird normalerweise über die Lebensdauer des Treibers und für Spannungstransienten einer bestimmten Zeitdauer und Form angegeben. Die Spannungswerte richten sich auch nach den physikalischen Dimensionen des Treiber-ICs und dem Mindestabstand zwischen Anschlüssen auf den unterschiedlichen Seiten der Isolationsstrecke.

Neben Sicherheitsgründen kann Isolation auch wichtig für den richtigen Systembetrieb sein. Bild 6 zeigt eine Halbbrücken-Topologie, die üblicherweise in Motorantriebsschaltungen verwendet wird und bei der immer nur ein Schalter durchschaltet. Auf der Versorgungsseite ist der Source-Anschluss des Low-Side-Transistors Q2 mit Masse verbunden.

Die Gate/Source-Spannung an Q2 (UGSQ2) ist somit direkt auf Masse bezogen und das Design der Treiberschaltung ist relativ unkompliziert. Beim High-Side-Transistor Q1 ist dies nicht der Fall, da dessen Source-Anschluss der Schaltknoten ist, der, je nachdem welcher Schalter eingeschaltet ist, entweder auf die BUS-Spannung oder auf Masse gezogen wird. Zum Einschalten von Q1 muss eine positive Gate/Source-Spannung (UGSQ1) angelegt werden, die höher ist als die Schwellenspannung.

Somit wäre die Gate-Spannung an Q1 höher als UBUS, wenn dieser eingeschaltet ist, da der Source-Anschluss mit UBUS verbunden ist. Falls die Treiberschaltung keine Isolation mit Massebezug hat, ist zum Treiben von Q1 eine Spannung erforderlich, die größer ist als UBUS. Diese Lösung ist umständlich und für ein effizientes System nicht praktikabel.

Daher sind im Pegel angepasste und auf die Source des High-Side-Transistors bezogene Steuersignale erforderlich. Dies wird als funktionale Isolation bezeichnet und lässt sich mit einem isolierten Gate-Treiber, zum Beispiel mit dem ADuM4223, implementieren.

Seite 2 von 3

1. Tore öffnen – aber wie?
2. Timing
3. Rauschimmunität

Auf Facebook teilenAuf Twitter teilenAuf Linkedin teilenVia Mail teilen

Das könnte Sie auch interessieren

Entwicklungstrends in der Leistungselektronik
SiC-Kaskoden ersetzen Si-MOSFETs
Schaltungs-Design mit Planar- und Superjunction-MOSFETs

Verwandte Artikel

Analog Devices GmbH