IDF I: Intel zeigt ersten 32-Nanometer-Testchip

Obwohl Intel erst in diesem Jahr mit der Produktion von 45-nm-Prozessoren beginnt, stellte Intel-Boss Otellini auf dem Intel Developer Forum (IDF) schon einmal die nächste Chip-Generation vor.

Paul Otellini, President und CEO von Intel, zeigte auf dem IDF in San Francisco den ersten funktionsfähigen 300 mm-Wafer mit einer Strukturbreite von 32 nm und die für 2008 geplante neue Mikroprozessor-Architektur "Nehalem".

Intel will seine Prozessoren ab 2009 in diesem neuen Verfahren herstellen und verwendet dazu die zweite Generation der High-k- und Metal-Gate-Transistor-Technologie. Die Test-Chips mit 32 nm Strukturbreite enthalten Logik und SRAM-Speicher und beinhalten mehr als 1,9 Milliarden Transistoren auf einem Stück Silizium.

Die im November erscheinenden Prozessoren der Penryn-Familie werden noch im 45 nm-Prozeß gefertigt.  Bei der Herstellung derer Gehäuse sowie der 65-nm-Chipsätze wird Intel ab 2008 auf Halogen verzichten. Da zudem bei der Produktion der 45-nm-Hi-k-Prozessoren, die ein High-k-Metall-Gate-Dielektrikum als Isolierschicht am Gate des Transistors nutzen, komplett auf Blei verzichtet wird, darf bei künftigen Prozessorgenerationen eine größere Umweltverträglichkeit erwartet werden.

Der Intel-CEO zeigte auf dem IDF erstmals die neuen Prozessoren mit Codenamen "Nehalem" und gab als Liefertermin die zweite Hälfte des Jahres 2008 an. Die Nehalem-Architektur wird erstmals die neue System-Schnittstelle QuickPath enthalten, die den den bisherigen Frontside-Bus ersetzt. Im Gegensatz zu der heutigen DualCore-Architektur, bei welcher der Speichercontroller extern über den Frontside-Bus angebunden ist, wird er ähnlich wie bei AMDs „Barcelona“-Architektur auf dem Chip integriert.