FPNI – eine Alternative zur FPGA-Technik

Forscher des HP Labs haben im Rahmen eines Forschungsprojekts eine Crossbar-Switch-Struktur mit 17 nm dicken Drähten erzeugt, die damit nur ein Drittel der heutigen Drahtstärke braucht.

Das Forschungsprojekt hat zum Ziel, deutlich leistungsfähigere FPGAs durch die Kombination konventioneller CMOS-Technik mit Nanoscale-Elementen zu ermöglichen. Die Ergebnisse könnten zu FPGAs führen, die bis zu achtmal komplexer sind und weniger Energie verbrauchen als jene, die heute produziert werden. Darüber hinaus eignet sich die neue Technologie dazu, die HP mit FPNI bezeichnet (Field Programmable Nanowire Interconnect), dass die FPGAs in heutigen Fabriken mit lediglich kleineren Änderungen im Produktionsprozess gefertigt werden.

Stan Williams, Senior Fellow und Director der Quantum Science Research in den HP Labs, erklärt, dass die Forschungen auf klassischen Modellierungs- und Simulationstechniken basieren. HP arbeite derzeit daran, mit diesem Ansatz einen wirklichen Chip zu produzieren, der noch innerhalb dieses Jahres als Labormuster vorliegen soll.

Der HP-Ansatz beruht darauf, konventionelle CMOS-Technik mit Switching-Lösungen in Nanoscale-Größe in einer Hybridschaltung zu kombinieren, wodurch sich laut Williams die effektive Transistordichte vergrößern, die Leistungsaufnahme verringern und die Toleranz gegenüber Defekten deutlich erhöhen lässt.

Beim FPNI-Ansatz laufen alle logischen Operationen in CMOS-Schaltungen, während das meiste des Signal-Routings von einem Crossbar durchgeführt wird, der oberhalb der Transistorebene sitzt. Da konventionelle FPGAs 80 bis 90 Prozent der CMOS-Schaltungen für das Signal-Routing nutzen, ist die FPNI-Schaltung deutlich platzsparender.

Die Forscher präsentierten ein konservatives Chip-Modell mit 15 nm großen Crossbar-Drähten, kombiniert mit CMOS-Transistoren mit einem Half-Pitch von 45 nm. Williams geht davon aus, dass solch eine Kombination bis 2010 technologisch machbar ist. Williams: »Mit solch einer Lösung wären wir drei Generationen der ITRS voraus, ohne die Transistoren zu shrinken.« Das Forschungsteam hat außerdem ein Modell entworfen, das auf 4,5 nm großen Crossbar-Drähten basiert. Solch eine Lösung könnte ihrer Meinung bis 2020 machbar sein. Die 4,5-nm-Crossbar-Architektur, kombiniert mit 45-nm-CMOS, würde ein FPGA ermöglichen, das nur 4 Prozent der Größe eines reinen CMOS-FPGA mit 45-nm-Strukturen benötigt.