Verifikation von Mixed-Signal-Chips mit AMS-Ultra-Modus Ein Diplomat zwischen allen Fronten

Durch die Unterstützung einer Analog-Mixed-Signal-Verhaltenssprache, speziell VHDL-AMS, kann mit der Simulationsumgebung „Virtuoso AMS Designer Simulator“ die Lücke zwischen einem sprachbasierenden Top-down-Design und der Gesamt-Verifikation von komplexen Mixed-Signal-ICs geschlossen werden. Das Werkzeug kombiniert eine FastSPICE-Simulation mit allen gängigen Beschreibungssprachen und verbindet darüber hinaus diese mit den gängigen System-Simulatoren.

Verifikation von Mixed-Signal-Chips mit AMS-Ultra-Modus

Durch die Unterstützung einer Analog-Mixed-Signal-Verhaltenssprache, speziell VHDL-AMS, kann mit der Simulationsumgebung „Virtuoso AMS Designer Simulator“ die Lücke zwischen einem sprachbasierenden Top-down-Design und der Gesamt-Verifikation von komplexen Mixed-Signal-ICs geschlossen werden. Das Werkzeug kombiniert eine FastSPICE-Simulation mit allen gängigen Beschreibungssprachen  und verbindet darüber hinaus diese mit den gängigen System-Simulatoren.

Mit der Evolution zu immer kleineren Geometrien steigt nicht nur die Anzahl der Transistoren pro Chip, sondern auch die Anzahl der unterschiedlichen Funktionen im Chip. Für ein Analog/Digital-Mixed-Signal-IC bedeutet dies, dass auch die Interaktion zwischen dem Analog- und dem Digitalteil des Chips zunimmt. Während ein Chip, der nur eine einfache unidirektionale A/D-Funktionen enthält, vermutlich noch mit getrennten Simulationen für den Analog- und den Digitalbereich entwickelt und verifiziert wird, ist diese Methode bei bidirektionalen Signalen oder bei einer Rückkopplung zwischen diesen Blöcken nicht mehr ausreichend. Funktionelle Designfehler und Mixed-Signal-Verbindungsprobleme lassen sich in solchen Designs ohne eine Mixed-Signal-Simulationstechnologie nicht vermeiden. Eine erfolgreiche IC-Entwicklung ist vielmehr nur dann erreichbar, wenn diese Designprobleme vor dem Tapeout entdeckt werden.

Mixed-Signal-Simulation während der Designphase

Im klassischen Top-down-Designansatz wird der Entwurfsprozess auf einer sehr hohen Abstraktionsebene mit Hilfe von funktionellen Verhaltensmodellen begonnen. Abhängig von der erforderlichen Abstraktion und vom Ausgangspunkt, werden Analog-Mixed-Signal-Verhaltensmodelle (Verilog-AMS, VHDL-AMS) oder Systembeschreibungen auf einer noch höheren Ebene (also Matlab, SystemC, SystemVerilog usw.) genutzt. Die Vorteile der folgenden Top-down-Designmethodik sind hinreichend bekannt [1]. Besonders wichtig dabei ist, dass vor der Implementierung der individuellen Blöcke eine transparente Systemspezifikation vorliegt, damit die Blockentwicklung parallel ablaufen und die Kommunikation zwischen den Entwicklern gut funktionieren kann.

Aus der Simulationsperspektive betrachtet, liegt der Hauptvorteil des Top-down-Designs darin, dass während des Blockentwurfs der jeweils entwickelte Block jederzeit auf Transistorebene mittels einer Mixed-Level-Simulation im vollständigen IC oder sogar im Systemzusammenhang verifiziert werden kann. Andere Designblöcke, die noch nicht implementiert sind, werden durch Verhaltensmodelle dargestellt und sind innerhalb des erwünschten Arbeitsbereiches des Designblocks voll funktionsfähig. Das ganze Design wird als interaktive Testbench für diesen individuellen Block genutzt. Die Vorteile dieses Entwurfsprozesses sind

  • eine frühzeitige Entdeckung von Designfehlern oder Verbindungsproblemen im Designzyklus und eine
  • Parallelisierung des Implementierungsprozesses.

Darüber hinaus kann der Block mit einem Minimum an Design Constraints effizient implementiert werden. „Über“-Entwicklungen lassen sich vermeiden sowie Chipgröße und Kosten reduzieren, da der Entwickler genau versteht, wie dieser Funktionsblock im gesamten Systemzusammenhang arbeitet.

Im Laufe der Zeit – mit zunehmender Komplexität der Mixed-Signal-Chips – ergibt sich ein weiterer Vorteil. Durch das Top-down-Design mit einer Mixed-Signal-Darstellung lässt sich eine Beschleunigung der Simulation erreichen; in einigen Fällen wird die Simulation überhaupt erst möglich, da die Anzahl der analogen Knotenpunkte und Gleichungen reduziert werden kann.

Das bedeutet, dass das Verhaltensmodell auch benötigt wird, wenn die Transistorimplementierung für diesen Block schon verfügbar ist. Außer als Platzhalter zu dienen, ermöglichen die Verhaltensmodelle auch eine Beschleunigung der vollständigen Chipsimulation.

Wird sich dies durch den Einsatz der auf Transistorebene arbeitenden FastSPICE-Simulatoren ändern? Ja, aber sie bieten lediglich eine vorübergehende Erleichterung. Dieselben Probleme werden auf einem höheren Leistungsniveau erneut auftreten. Für die großen und komplexen Designs der Zukunft wird die Geschwindigkeit der auf Transistorebene arbeitenden FastSPICE-Simulatoren auch nicht mehr ausreichen. Es wird zu der gleichen Situation kommen, der wir heute schon mit den SPICE-basierenden Simulatoren gegenüberstehen. Betont werden muss nochmals, dass die einzige Möglichkeit, den gesamten Chip oder größere Teile davon zu simulieren, darin besteht, den Einsatz von Verhaltensmodellen mit einer Simulation auf Transistorebene – mit einer Mixed-Level-Simulation – zu kombinieren.

Ein FastSPICE-Simulator ist die beste Wahl, wenn große Blöcke auf Transistorebene enthalten sind, die eine einfache Mixed-Level-Aufteilung nicht erlauben, oder wenn bereits vorhandene Blöcke im neuen Design wiederverwendet werden, aber noch keine Verhaltensmodelle existieren. Für Mixed-Signal-Simulationen wird eine neue Art von AMS-Simulator benötigt – und zwar einer, der eine analoge FastSPICE Engine mit einer leistungsfähigen digitalen Engine, den standardmäßigen AMS-Sprachen Verilog-AMS und VHDL-AMS sowie natürlich den standardmäßigen digitalen Sprachen kombiniert. Der neue AMS-Ultra-Simulationsmodus des Virtuoso-AMS-Designer-Simulator von Cadence erfüllt diese Anforderungen (Bild 1) und ermöglicht damit Top-down-Designs selbst sehr komplexer Mixed-Signal-Chips.