Schwerpunkte

Elektromigration

Der Feind auf dem Chip

24. Januar 2012, 13:58 Uhr   |  Von Matthias Thiele und Jens Lienig


Fortsetzung des Artikels von Teil 1 .

Weitere Entwicklungen

Die Technologie-Roadmap ITRS [1] beschreibt die Trends in der zukünftigen Halbleiterfertigung. Darin wird in Fortschreibung des Moore’schen Gesetzes die weitere Verkleinerung der Strukturabmessungen prognostiziert. Die wichtigsten verdrahtungsrelevanten Parameter für die Technologien der nächsten Jahre sind in der Tabelle zusammengefasst.

Zum Erzielen einer zunehmenden Integrationsdichte, welche mit erhöhter Zuverlässigkeit der einzelnen Elemente einhergeht, ist die Größe der Halbleiterstrukturen stetig zu reduzieren (Tabelle). In der Halbleiterindustrie strebt man eine Halbierung der Strukturgröße alle sechs Jahre an. Gleichzeitig wird ein geringerer Flächenbedarf der integrierten Schaltkreise erreicht, was höhere Stückzahlen pro Wafer ermöglicht. Darüber hinaus sind mit kleineren Strukturgrößen energieeffiziente oder schnelle Schaltungen realisierbar.

Als Nebeneffekt werden aber trotz wachsenden Aspektverhältnisses die Querschnittsflächen der metallischen Leitungen reduziert, von 3.600 nm2 im Jahr 2010 auf prognostizierte 990 nm2 im Jahr 2016. Durch geringere Strukturgrößen und Betriebsspannungen lassen sich die benötigten Ströme reduzieren, da kleinere Transistoren auch kleinere Gate-Kapazitäten besitzen. Aufgrund der steigenden Frequenzen werden die Ströme jedoch nicht im gleichen Maße wie die Leiter- bahnquerschnitte reduziert. Daher nehmen die auftretenden Stromdichten zu (Zeile 10 in der Tabelle).

 Jahr 20102013
 201620192022
Anzahl der MEtallebenen
 1213131415
Gesamte Verdrahtungslängem/cm²2.2223.7375.2857.47510.571
Leiterbahnbreite (a)
nm 4532221611
Leiterbahn-Aspektverhältnis (b)
 1,81,9222,1
Leiterbahnhöhe (c)
nm8161453223
Leiterbahnquerschnitt (d)
nm²3.6002.000990510250
Maximale Frequenz
MHz5.8757.3449.18011.47514.343
Maximale auftretender Strom (e)µA5248312315
Maximal auftretende Stromdichte
MA/cm²
1,442,43,134,535,99
Maximal zulässige Stromdichte*
MA/cm²1,90,90,50,20,1
LeiterbahnwiderstandµΩcm4,085,6378,8811,71
BetriebsspannungV0,970,870,780,710,64

Der spezifische Widerstand des Leitermaterials steigt aufgrund von Streueffekten bei geringen Leiterbahnquerschnitten. In Kombination mit der zunehmenden Stromdichte ist mit höheren lokalen Temperaturen aufgrund der Eigenerwärmung (Joule heating) zu rechnen. Die erlaubten Umgebungstemperaturen für integrierte Schaltkreise werden sich aufgrund der limitierten Sperrschichttemperatur von Silizium in Zukunft kaum verändern und bleiben im Bereich zwischen Raumtemperatur und 125 °C. Durch hohe Verlustleistungen und die Eigenerwärmung kann -jedoch die Temperatur im integrierten Schaltkreis und insbesondere in den Leitungen stark inhomogen verteilt sein.

Aus den kleineren Strukturabmessungen folgen geringere Leitungskapazitäten und -induktivitäten. Deshalb lassen sich höhere Signalfrequenzen erzielen (Zeile 7 in der Tabelle), welche für schnellere Verarbeitungsgeschwindigkeiten und dadurch für eine größere Leistungsfähigkeit der Schaltung sorgen. Als Nebeneffekt erzeugen hohe Signalfrequenzen mit ihrem häufigen Umladen von Gate-Kapazitäten jedoch große Ströme in den Versorgungsnetzen.

Künftige Probleme durch Elektromigration

Wie aus der Tabelle ersichtlich ist, steigt zukünftig weiterhin die Stromdichte aufgrund der stärkeren Abnahme der Querschnittsfläche im Vergleich zu den Stromwerten. Zusätzlich sinken die effektiven Stromdichte-grenzwerte für die Elektromigration mit abnehmenden Strukturgrößen, da bei kleinen Strukturen bereits Schäden kleiner räumlicher Ausdehnung zum Ausfall führen können.

Maximal auftretende Ströme in digitalen Schaltungen (schwarz) und zulässige Ströme für minimal dimensionierte Leiterzüge (gelb und rot)
© Uni Dresden

Bild 3. Maximal auftretende Ströme in digitalen Schaltungen (schwarz) und zulässige Ströme für minimal dimensionierte Leiterzüge (gelb und rot) in der jeweils aktuellen Technologie bei Kupfer, Metallisierungsebene 1 bei 105°C, berechnet nach [1]

Diese Entwicklungen gefährden dramatisch die für die Integration unabdingbare hohe Zuverlässigkeit der einzelnen Elemente.

Die schwarze Kurve in Bild 3 veranschaulicht die nach der ITRS-Roadmap prognostizierten sinkenden Ströme in digitalen Netzen. Gleichzeitig nehmen die durch Elektromigration bestimmten Grenzwerte für minimal dimensionierte Leiterbahnen jedoch so stark ab, dass bereits heute die untere Grenze (gelb) überschritten wird. Elektromigration ist daher als ein aktuelles Problem auch bei digitalen Schaltungen zu betrachten.

Ab dem Jahr 2015 reichen nach dieser Prognose die zur Zeit bekannten Maßnahmen zur Elektromigrationsvermeidung nicht mehr aus, um bei den prognostizierten Strömen Leiterbahnen mit minimaler Strukturabmessung zu verwenden. Nach gegenwärtigem Erkenntnisstand wären damit das Ende der Strukturverkleinerung und der durch das Moore‘sche Gesetz prognostizierten Erhöhung der Integrationsdichte erreicht.

Maximal auftretende Stromdichten in digitalen Schaltungen (schwarz) und zulässige Stromdichten für minimal dimensionierte Leiterzüge
© Uni Dresden

Bild 4. Maximal auftretende Stromdichten in digitalen Schaltungen (schwarz) und zulässige Stromdichten für minimal dimensionierte Leiterzüge (gelb und rot, siehe Bild 3), nach [1].

Ein ähnliches Bild ergibt sich, wenn man die steigenden Stromdichtewerte nach der ITRS-Prognose veranschaulicht (schwarze Kurve in Bild 4). In der logarithmischen Darstellung ist besonders deutlich die Diskrepanz zwischen steigenden Stromdichten (durch die Schaltungs-anforderungen) und sinkenden Grenzwerten (Strukturverringerungen führen zu höheren Anfälligkeiten hinsichtlich Elektromigrationserscheinungen) zu erkennen. Aus der Tabelle und Bild 4 ergibt sich, dass bei einer Kupfer-Leiterbahnbreite unter 40 nm die maximal zulässigen Stromdichtewerte überschritten werden, wenn die nach ITRS prognostizierten Ströme auftreten.

Damit sind Ströme in minimal dimensionierten Leitungen erstmals einer Elektromigrations-begrenzung unterworfen. Offensichtlich wird diese Grenze bereits mit den aktuellen Technologien überschritten. Damit ist schon heute in digitalen Schaltungen mit Elektromigration zu rechnen, wenn die in der Tabelle genannten Stromwerte und minimalen Abmessungen zusammentreffen.

Qualitative Frequenzabhängigkeit der mittleren Lebensdauer einer Leiterbahn in doppelt logarithmischer Darstellung in Relation zur Lebensdauer bei Gleichstrombelastung
© Uni Dresden

Bild 5. Qualitative Frequenzabhängigkeit der mittleren Lebensdauer einer Leiterbahn in doppelt logarithmischer Darstellung in Relation zur Lebensdauer bei Gleichstrombelastung; oberhalb von 1 kHz wird eine Sättigung erreicht; nach [4].

Als gegenläufige Tendenz ist anzuführen, dass die Entwicklung zu hohen Frequenzen sich positiv auf die Beständigkeit gegen Elektromigration auswirkt. Bei hochfrequenten Strömen ohne Gleichanteil lässt sich aufgrund der Selbstheilung ein höherer Stromdichtegrenzwert ansetzen (Bild 5). Die meisten digitalen Netze führen solche Ströme. In diesen Netzen ist erst bei weiterer Strukturverkleinerung mit Elektromigrationserscheinungen zu rechnen. Aktuelle Forschungen gehen hierbei von einer bis zu 500-mal längeren Lebensdauer gegenüber Gleichstrom aus [4]. Wie aus Bild 5 ersichtlich, flacht die Steigung der Lebensdauer allerdings bereits bei Frequenzen im kHz-Bereich ab, so dass eine weitere Erhöhung der Frequenz keinen Vorteil für die Lebensdauer ermöglicht.

Elektromigrationserscheinungen lassen sich auch durch den sog. Bambus-Effekt verringern (Bild 6). Dieser tritt auf, wenn die Korngrößen ungefähr der Leiterbahnbreite entsprechen, womit die nun ausschließlich zum Elektronenwind senkrecht liegenden Korngrenzen für die Elektromigration ausscheiden.

Bei der sogenannten Bambusstruktur übertrifft der mittlere Korndurchmesser die Leiterbahnbreite, womit quer liegende Korngrenzen die Elektromigrationsbeständigkeit erhöhen
© Uni Dresden

Bild 6. Bei der sogenannten Bambusstruktur übertrifft der mittlere Korndurchmesser die Leiterbahnbreite, womit quer liegende Korngrenzen die Elektromigrations- beständigkeit erhöhen.

Durch Erwärmen und langsames Abkühlen (annealing) während des Herstellungsprozesses lassen sich Leiterzüge mit großen Korngrößen erzeugen.

Zu beachten ist hierbei, dass die Aktivierungsenergie für die Diffusion an der Oberfläche bei Kupfer 0,8 eV, entlang von Korngrenzen 0,9 eV und im Inneren der Körner ca. 2 eV beträgt [5]. Deshalb kann der Bambuseffekt nur dann genutzt werden, wenn die Oberflächendiffusion ausgeschaltet ist. Dies wird durch spezielle Beschichtungen erreicht. Der Bambuseffekt ist bereits bei einer Leiterzugbreite von etwa 500 nm beobachtbar; damit einher geht eine mögliche Verdopplung der zulässigen Stromdichte aufgrund der höheren Aktivierungsenergie.

Ausblick

Anhand der betrachteten Trends in der Halbleiterindustrie lässt sich feststellen, dass das Risiko für Leiterbahnen, durch EM zerstört zu werden, auch für digitale Schaltungen stark steigt. Die hauptsächlichen Einflussgrößen auf Elektromigrationserscheinungen beim Schaltungs- und Layoutentwurf sind Stromdichte und Temperatur. Die Stromdichte wird in den kommenden Jahren derart zunehmen, dass sie auch beim digitalen Schaltungs- und Layout-Entwurf zu berücksichtigen ist. Zusätzlich ist die Temperaturverteilung über den Chip zu betrachten, ebenso wie die Selbsterwärmung der Leiterbahnen, um deren tatsächliche Temperatur abschätzen zu können. Beide Faktoren verschärfen das ohnehin schon steigende Elektromigrationsrisiko.

Bereits bei aktuellen Halbleitertechnologien ist Elektromigration eine kritische Randbedingung. Nachdem Aluminium mit seiner höheren Anfälligkeit für EM vielfach durch Kupfer ersetzt wurde, ist nun auch dieses Material stark beansprucht.

Zur Erhöhung der Elektromigrationsbeständigkeit der Kupferleiterbahnen sind diese zu modifizieren. Einerseits sind CuSiN- oder CoWP-Beschichtungen zur Veränderung der Oberfläche möglich (da bei Cu ein großer Teil der Migrationsprozesse an der Oberfläche stattfindet), andererseits lässt sich die Leiterbahn durch den Einsatz von Cu-Al-Legierungen stabilisieren [1]. Neben technologischen Möglichkeiten sind auch Layoutanpassungen zu berücksichtigen, wie zum einen das Vermeiden von 90-Grad-Abwinklungen und jähen Querschnittsänderungen der Leiterbahn und zum anderen die Nutzung von redundanten Vias bzw. ausreichend dimensionierten Viafeldern.

Darüber hinaus ist der Einsatz neuer Materialien und Technologien zu untersuchen. Da Carbon Nanotubes (CNT) kaum einer Elektromigrationsanfälligkeit unterliegen, könnten diese für Vias eingesetzt werden, ebenso Graphen-Werkstoffe und Nanowires für die elektrischen Verbindungen. Für CNTs lassen sich tolerierbare Stromdichten von 109 A/cm2 nachweisen [6]. Diese positive Eigenschaft ist bisher jedoch nur bei sehr kleinen Strukturabmessungen ausnutzbar [7].

Seite 2 von 3

1. Der Feind auf dem Chip
2. Weitere Entwicklungen
3. Literatur & Autoren

Auf Facebook teilenAuf Twitter teilenAuf Linkedin teilenVia Mail teilen