Catapult-C-Synthese von DSP-Hardware in FPGAs

Mentor-Graphics und Altera entwickeln einen Designflow, mit dem Anwender direkt aus ANSI-C++-Code komplexe DSP-Algorithmen in Hochleistungs-FPGAs implementiert können.

Der Designflow basiert auf Alteras »Accelerated-Libraries« für Mentor-Graphics Catapult-C-Synthese-Werkzeuge. Er verbessert die Fmax von DSPs um 50 bis 80 Prozent, und das bei einem weniger aufwändigen Pfad zu speziellen DSP-Hardware-Designs.

Die »Accelerated«-Bibliotheken von Altera ermöglichen dem Catapult-C-Synthese-Werkzeug die Durchführung von ASIC-ähnlichen Optimierungen und technologiebewusstem Scheduling für spezielle DSP-Makro-IPs. Dies führt zu einem 50 bis 80 Prozent schneller laufendem Design. Dieser Performance-Level übertrifft sogar RTL-Synthesewerkzeuge, und dass obwohl sich die ANSI-C/C++-Quelle auf einer höheren Abstraktionsebene befindet als RTL.

Die Catapult-C/Altera-DSP-Designlösung ist ein C- zu RTL-Designflow, der dem traditionellen Flow zur DSP-Software-Programmierung sehr ähnlich ist. In beiden Designflows haben Algorithmus-Designer ein Gleitkomma-Modell eines Algorithmus entwickelt und anschließend in ein Festkomma-Modell konvertiert, üblicherweise in C++.

Im Gegensatz zu früher muss der Hardware-Designer den RTL-Code nicht manuell schreiben und sich über handkodierte Fehler Sorgen machen. Die Lösung automatisiert den RTL-Entstehungsprozess und verschafft eine Hardware-Performance mit der Flexibilität eines DSP-Software-Programmierungs-Flows.