Für hohe Datenraten zwischen SoC-Subsystem und Off-Chip-DDR-Speicher

Arteris hat die DesignWare-DDR-Protocol-Controller-IP in seine NoC-Lösung für komplexe SoCs implementiert. Mit Hilfe dieser Kombination ist eine Hochgeschwindigkeits-On-Chip-Konektivität mit geringer Latenzzeit zu externen DDR2- und DDR3-SDRAM-Speichern realisierbar.

Applikationen wie digitales TV, Set-Top-Boxen, Telekommunikations- und Speichermedien verlangen einen High-Performance-Datentransfer zwischen verschiedenen Prozessor-Subsystemen und der On-Chip-Peripherie, die auf Off-Chip-DDR-SDRAM-Speicher zugreift. Die Vernetzung der DesignWare-DDR-Protocol-Controller-IP mit der NoC-Lösung von Arteris ermöglicht Anwendern, die notwendige Datentransfer-Bandbreite und Qualität der Services bereitzustellen.

Die NoC-Lösung von Arteris unterstützt Frequenzen über 750 MHz beim 65-nm-Prozess und bietet Link-Widths von 32 bis 128 Bits für hohe System-Bandbreiten. Die konfigurierbare DesignWare-DDR-Protocol-Controller-IP von Synopsys unterstützt die neuesten DDR2- und DDR3-Speichermedien, die mit bis zu 1600 MBit/s arbeiten. Die NoC-Lösung mit dem integrierten DesignWare-DDR-Protocol-Controller-IP-Kit ist ab sofort bei Arteris erhältlich.