Tipps für einphasige Buck-Controller Grenzen überwinden

Die Anhebung des Stroms bei einphasigen Buck-Controllern kann überwunden werden, wie der folgende Beitrag zeigt.

Die in Datenblättern von Buck-Controllern angegebene Obergrenze für den Strom kann angehoben werden. Um das zu erreichen, müssen jedoch designbedingte Einschränkungen eines einphasigen Buck- Controllers überwunden werden. Was muss dabei bedacht werden?

Die Tabellen und Auswahlhilfen zu Buck-Controllern geben in der Regel ein Maximalstrom an, der meist 20 A oder 25 A beträgt. Aber wie erklärt sich dieser Bereich, und ist der Strom wirklich auf 25 A begrenzt? Geht man diesen Fragen auf den Grund, gelangt man letztendlich zu thermischen Aspekten. Trotzdem gibt es beim Design eines Buck-Controllers eine Reihe von Designparametern, die variiert werden können, um die Strom-Obergrenze weiter hinauszuschieben. Einige davon haben großen Einfluss auf die thermischen Aspekte, während andere, wenn sie in die für die Designkriterien jeweils richtige Richtung verstellt werden, zur Minimierung des Temperaturanstiegs beitragen können. Auch ist bei einem Buck-Controller eine günstig gewählte MOSFET-Controller-Kombination vorteilhaft. Aber eine Vielzahl weiterer Parameter spielt ebenfalls eine entscheidende Rolle dabei, den Ausgangsstrom auf mehr als 25 A anzuheben.

Es gibt bei Abwärtsreglern eine begrenzte Zahl an Stellschrauben, und der Hersteller gibt stets einen maximalen Ausgangsstrom vor. Die Grundlage hierfür sind Kennlinien für den sicheren Arbeitsbereich (Safe Operating Area, SOA), die von den thermischen Grenzen abgeleitet werden. Bei Buck-Controllern lassen sich die Grenzen abhängig davon weiter hinausschieben, wie an den verschiedenen Stellschrauben gedreht wird.

Der Wirkungsgrad eines Abwärtsreglers bleibt so lange eine reine Zahl, bis er zu den thermischen Aspekten in Beziehung gesetzt wird. In Bild 1 sind die verschiedenen Stellschrauben dargestellt, die zum Erfüllen der Designvorgaben verstellt werden können. Die folgenden Parameter lassen sich dabei individuell abstimmen:

  • Frequenz fSW: Es handelt es sich um die Schaltfrequenz des Controllers. Je weiter sie erhöht wird, desto größer werden die Schaltverluste.
  • RDS(on): Der Drain-Source-Widerstand im eingeschalteten Zustand beeinflusst die Leitungsverluste. Außerdem hat das Tastverhältnis einen Einfluss darauf, ob der high-seitige FET (HS) oder der Synchron-FET den größeren Anteil an den Verlusten hat.
  • HS-FET-Anstiegszeit (Einschaltzeit des HS-FET): Eine kürzere Anstiegszeit senkt die Schaltverluste, allerdings möglicherweise auf Kosten von Spitzen und Oszillationen am Schaltknoten.
  • LDCR: Der Gleichstromwiderstand der Induktivität hat unmittelbare Auswirkungen auf die Leitungsverluste.
  • Qgd: Die Gate-Drain-Ladung hat maßgeblichen Einfluss auf die Schaltverluste. Qgd ist umgekehrt proportional zu RDS(on).
  • Qgs: Die Gate-Source-Ladung ist ebenfalls ein wichtiger Parameter für die Schaltverluste.
  • UMiller: Das Miller-Plateau hat Auswirkungen auf die Anstiegszeit des HS-FET.
  • Ugate: Es handelt es sich um die vom Controller erzeugte Gate-Spannung. Je höher sie ist, umso höher ist auch der Wirkungsgrad.
  • Rupper (Rpullup): Dies ist der Einschaltwiderstand des HS-Treibers. Niedrigere Werte stehen für kürzere Anstiegszeiten und geringere Schaltverluste.
  • Csnubber: Die Snubber-Kapazität zusammen mit dem Widerstand am Schaltknoten. Csnubber hat effektiv Einfluss auf die Oszillationen oder die maximalen Schalt-Spannungen mit Abstrichen am Wirkungsgrad.
  • QOSS: Die Ausgangsladung wirkt sich auf die Schaltverluste aus. In den Datenblättern einiger MOSFETs ist lediglich COSS angegeben. QOSS lässt sich hieraus errechnen – mit der Formel QOSS = COSS x UDS.
  • Qrr: Es handelt es sich um die Sperrverzögerungsladung der Body-Diode des MOSFET.

Im Endeffekt bestimmen der Regler, der FET sowie die Induktivität über die maximale Stromstärke eines einphasigen Designs. Wie aber lässt sich der maximale Strom genau herleiten? Das ist mit den Verlusten in den einzelnen Bauelementen möglich (Bild 2). Sobald sie bekannt sind, lassen sich mithilfe der jeweiligen Wärmewiderstände zwischen Sperrschicht und Umgebung (θJA) die in Bild 3 gezeigten Temperaturen bestimmen. Ziel ist es, die Summe aus dem Temperaturanstieg und der maximalen Umgebungstemperatur deutlich unter der maximalen Sperrschichttemperatur der verwendeten Halbleiterbauelemente zu halten (Temperaturanstieg + TA(max) << TJ(max)). In einem typischen System sind die beiden Werte TA(max) und TJ(max) konstante Größen, während der Temperaturanstieg der entscheidende kontrollierbare Parameter ist.

Bilder: 4

Buck-Controller-Desgin, Bilder 2-5

Buck-Controller-Desgin, Bilder 2-5

Die folgenden Beschreibungen beziehen sich auf zwei praktische Beispiele: ein 35-A-Design für 1,2 V Ausgangsspannung und ein 50-A-Design für 50 V Ausgangsspannung. Die Eingangsspannung beträgt jeweils 12 V.
Für Beispiel 1 gilt: UIN = 12 V, UOUT = 1,2 V, IOUT = 35 A

Zu diesem Beispiel wurden der Controller, der FET und die Induktivität ausgewählt. Als Controller kam der LM27402 zum Einsatz. Tabelle 1 und die Bilder 4 und 5 wurden zur Evaluierung der in Frage kommenden FETs benutzt, um einen Eindruck von potenziellen Problemen zu bekommen und einige allgemeine Kennlinien mit IOUT = 35 A, fSW = 300 kHz und L = 0,47 µH zu erhalten.

Designer verwenden in der Regel den Schnittpunkt der Leitungs- und der Schaltverluste und wählen einen FET, dessen RDS(on) in diesen Bereich fällt. In diesem ersten Beispiel wurden als HS-FET der CSD17306Q5A mit 3,3 mΩ und als LS-FET der CSD17573Q5B mit 1,19 mΩ gewählt. Das soll als Konfiguration 1 bezeichnet werden.

Die Summe aus Leitungs- und Schaltverlusten beträgt 1,07 W für den HS-FET und 1,41 W für den LS-FET. Mithilfe der θJA-Werte beider Bausteine lassen sich nun die Temperaturanstiege berechnen:

  • Temperaturanstieg des HS-FET: 1,07 W × 49 °C/W = 52 °C
  • Temperaturanstieg des LS-FET: 1,41 W × 50 °C/W = 70 °C
  • (Leitungsverlust = 1,3 W; Schaltverlust = 0,11 W)

Zu beachten ist, dass die θJA-Werte aus den Datenblättern entnommen wurden. In realen Designs können diese Werte abhängig von Größe und Lagenzahl der Leiterplatte sowie der Stärke der Kupferkaschierung und der Anzahl der Durchkontaktierungen niedriger ausfallen.

Wird eine maximale Umgebungstemperatur von 75°C zugrunde gelegt, ist das Design geeignet, weil TJ kleiner als TJ(max) (150 °C) ist. Es wäre jedoch günstig, wenn der Spielraum im Fall des LS-FET etwas größer wäre. Das lässt sich unter anderem erreichen, indem ein weiterer FET parallelgeschaltet wird, was die Leitungsverluste halbiert und die Schaltverluste verdoppelt.

Konfiguration 2 enthält deshalb einen HS-FET vom Typ CSD17306Q5A mit 3,3 mΩ und als LS-FETs zwei CSD17573Q5B mit 0,595 mΩ. Der Leitungsverlust des LS-FET beträgt nunmehr 0,65 W gegenüber bisher 1,3 W, während der Schaltverlust jetzt 0,21W anstatt bisher 0,11 W beträgt.

  • Temperaturanstieg des LS-FET: 0,86 W × 50 °C/W = 43 °C

Mit den richtigen Designmethodiken ist es möglich, ein einphasiges Design für Ströme von 35 A oder 40 A zu realisieren, obwohl das Datenblatt und die Tabellen für den LM27402 lediglich einen Maximalstrom von 25 A ausweisen. Doch es gibt noch weitere Parameter des Controller-IC, die den Wirkungsgrad beeinflussen. Die wichtigste Größe ist die Schaltfrequenz, wie in Bild 6 für Konfiguration 2 zu sehen ist. Wird die Schaltfrequenz niedrig gehalten, so bleiben die Verluste gering. Der HS-FET weist im Vergleich zum LS-FET einen steilen Anstieg auf. Es folgt eine Beschreibung von vier weiteren Parametern, die bei einem Controller zu beachten sind.