Boundary-Scans ohne JTAG-Schnittstelle Testabdeckung Erhöhen

Virtuelle Boundary- Scan-Zellen

Bei jeder Prüfstrategie muss aus testtechnischer Sicht hinterfragt werden,
welche Arten von Fehlern erkannt werden sollen und welche Embedded-Instrumentierung dafür geeignet ist. Somit gilt es für jedes relevante Pin einer Komponente zu beurteilen, welche Testdynamik (statisch, at-speed, dynamisch, stress) erforderlich ist und in welche Richtung (Input, Output, bidirektional) getestet werden soll. Für eine optimale Testabdeckung müssen in der Regel verschiedene Instrumente und verschiedene Technologien eingesetzt werden. Selbst ein als IEEE1149.1-fähig (Boundary-Scan-Standard) deklariertes Bauelement ist nicht automatisch per JTAG/Boundary Scan vollständig testbar.

Mit einem Mikroprozessorbaustein mit limitierten oder völlig fehlenden Boundary-Scan-Strukturen sind strukturelle Verbindungstests (Interconnection-Test) von Baugruppen nicht durchführbar. Selbiges gilt für Prozessoren, in denen zwar Boundary-Scan-Zellen integriert sind, die JTAG-Schnittstelle jedoch fehlt. Die davon betroffenen Netze machen bei größeren Bausteinen einen hohen Anteil der Testabdeckung des gesamten Prüflings aus. Um auch mit solchen Bausteinen einen hohe Testabdeckung zu erreichen, wurde die EmuBIT-Technologie entwickelt. Der Name steht für Emulation Based Interconnection Test. Mit dem Verfahren lassen sich statische Verbindungstests, wie sie bereits seit vielen Jahrzehnten im Bereich des Fertigungstests durchgeführt werden, automatisiert auch mit Mikrocontrollern und Prozessoren ausführen, die nicht über Boundary-Scan-Strukturen verfügen oder andere Debug-Schnittstellen als das JTAG-Interface verwenden. Dafür werden die funktionalen GPIO-Einheiten an den Pins des Prozessors als virtuelle Boundary-Scan-Zellen innerhalb eines Tests angesteuert (Bild 2). Solche Tests konnten bisher nicht automatisiert durchgeführt werden, sondern es mussten auf das Board und den Mikroprozessor/Mikrocontroller angepasste Softwareprogramme geschrieben werden.

Bausteine ohne Boundary-Scan-Strukturen können über EmuBIT untereinander so getestet werden, als wären an den Pins normale Boundary-Scan-Zellen enthalten. Dazu gibt es in der Software »System Cascon« eine Baustein-Modellbeschreibung für den jeweiligen Boundary-Scan unfähigen Mikrocontroller oder Mikroprozessor. Sie dient der Zuordnung der GPIO-Register zu den jeweiligen Pins. Ohne Kenntnisse der verwendeten Bausteine kann allein aus der Netzliste oder den CAD-Daten des Prüflings ein automatisch generierter Verbindungstest erstellt und damit die Testabdeckung signifikant erhöht werden. In Bild 3 ist die Testabedeckung anhand einer Beispielmessung ohne und mit EmuBIT  gezeigt und nach Pins und Netzen aufgeschlüsselt. Da keine Kenntnisse über die internen Strukturen des Mikrocontrollers oder Mikroporozessors notwendig sind, können OEMs solche Tests im Fertigungsprozess mit anbieten und sehr einfach umsetzen.

EmuBIT benötigt keine eigenen JTAG-Controller, sondern kann auf heutigen multifunktionalen JTAG-Controllern mit rekonfigurierbaren Debug-Schnittstellen ausgeführt werden. Ein Austausch von Hardware ist trotz wechselnder Protokolle, wie zum Beispiel bei In-Line-Tests, nicht notwendig. EmuBIT stellt ein weiteres Testwerkzeug über den ganzen Produktlebenszyklus einer Baugruppe dar. Zugriff auf sämtliche Testwerkzeuge erhält der Anwender über die Plattform »System Cascon«. Weitere Hard- und Software muss nicht angeschafft werden.

 

Über den Autor

 

Sven Haubold studierte von 1996 bis 2000 Elektrotechnik an der FH Jena. Er entwickelt und betreut als Senior Engineer bei Göpel im Geschäftsbereich Embedded JTAG Solutions verschiedene Hardwareprodukte und kundenspezifische Test- und Prüfsysteme.