Leiterplattendesign Für das Testen entwickeln

Regeln für fertigungsgerechtes Design und hochautomatisierte Fertigung minimieren die Anzahl der Fehler auf Leiterplatten-Baugruppen. Fehlerfreie Baugruppen gelingen jedoch nur, wenn Tests Restfehler erkennen. Durch die frühzeitige Erkennung der Fehler werden Kosten gespart.

Der Kapitalbetrag, der für das Testen in der Produktion und bei Serviceeinsätzen im Feld aufgewendet wird (wiederkehrende Ausgaben), wird durch den Faktor der Testbarkeit des Designs bestimmt und also während der Entwicklungsphase beeinflusst. Bild 1 veranschaulicht die Zusammenhänge.

Wenn Testaspekte während der Entwicklung vollständig ignoriert werden, ist es nicht sehr überraschend, dass der Fertigungstest sehr teuer werden kann. So könnten etwa bestimmte Knoten (zum Beispiel Reset-Pins, die direkt mit Vcc oder der Erde verbunden sind) vom Testsystem nicht individuell gesteuert werden oder die Fehlerfindung während der Diagnose könnte sehr aufwändig ausfallen.


Miniaturisierung und gestiegene Komplexität der Bauteile

Kleinere Bauteil-Packages und immer höhere Bauteilkomplexität schränken zunehmend die Testabdeckung sowie die Diagnosefähigkeiten herkömmlicher Testverfahren wie In-Circuit Test (ICT), Flying Probe Test (FPT) und Funktionstest (FKT) ein. JTAG-Test (auch Boundary Scan Test) und Anwendungen zur In-System-Programmierung nutzen Ressourcen, die in Bauteile der Boards integriert sind und die herkömmlichen Testverfahren ergänzen. Die Kombination aus JTAG-Verfahren und herkömmlichen Testmethoden führt für alle Leiterplattentypen zu einer höheren Testabdeckung (Bild 2).

Die Ergänzung von ICT-/FPT-Konzepten um JTAG-/Boundary-Scan-Fähigkeiten hilft insbesondere, wieder eine gute Testabdeckung zu ermöglichen. Die Ergänzung eines Funktionstest-Systems um JTAG/Boundary Scan hingegen erleichtert vor allem die Erkennung und Diagnose von Fertigungsfehlern. Sie kann auch die Schritte vereinfachen, die zur Herstellung von Anfangszuständen (Anfangsvektoren) bei Funktionstests nötig sind oder Signalzustände während des Funktionstests an beliebiger Stelle inspizieren.

Regeln für testgerechtes Design (DfT)

Die Anwendung neuester Testverfahren und die konsequente Anwendung testgerechter Designregeln führt zu Baugruppen mit exzellenter Testbarkeit, wodurch die Kosten für den Fertigungstest minimiert werden können.

Der JTAG-Port zahlreicher moderner Bauteile bietet eine hervorragende Chance, die wiederkehrenden Testkosten einer Baugruppe niedrig zu halten. Unter Anwendung der integrierten Ressourcen lassen sich über diese Ports Tests und In-System-Programmierungen auf der Baugruppe durchführen. Es genügt, einige wenige Regeln für testgerechtes Design zu berücksichtigen, um mit geringem Aufwand verschiedene JTAG-Test- und Programmierungsanwendungen zu generieren, die effizient in der Produktion, aber auch beim Service im Feld eingesetzt werden können. Einen vollständigen Überblick über die Regeln für testgerechtes Design auf Board- und Systemebene können Sie in den DFT-Booklets von JTAG Technologies nachlesen.