Boundary Scan Boards kostenlos analysieren lassen

Baugruppen kann man jetzt bei Göpel kostenlos in Bezug auf JTAG/Boundary-Scan-Möglichkeiten untersuchen lassen.

Applikationsingenieure von Göpel electronic analysieren bis Ende September kostenlos Baugruppen in Bezug auf mögliche JTAG/Boundary-Scan-Applikationen.

Damit soll nicht zuletzt gezeigt werden, wie man mit Hilfe von JTAG/Boundary Scan beim Testen, Programmieren, Verifizieren und Emulieren Kosten sparen und gleichzeitig die Qualität der Produkte sicherstellen kann.

Benötigt werden der Schaltplan (durchsuchbares PDF) sowie die Bauelemente- und Netzliste (Layoutdaten) des zu überprüfenden Boards. Die Applikationsingenieure analysieren diese Daten hinsichtlich Design for Testability (DfT) und auf Möglichkeiten zur Steigerung der Testabdeckung.

Dabei geht es sowohl um die Einbindung von (noch) nicht testbaren Bereichen auf dem Board, um die Erweiterung des Tests über die Boardgrenzen hinaus (z.B. durch Anbindung von externen I/O Modulen) als auch um die Ansteuerung vorhandener Chip-interner Ressourcen.

Interessenten senden entweder die Daten ihrer Baugruppe oder vereinbaren einen Vor-Ort Termin. Als Ergebnis erhalten Sie ein Analyse-Dokument mit den Einzelheiten der Untersuchung.

Wer sein(e) Board(s) kostenfrei analysieren lassen möchte, sollte sich an die Telefonnummer 03641-6896 733 wenden.