ARM TechCon 2012 Zukünftiger 7-nm-Prozess mit Germanium-FinFets

TSMCs CTO Dr. Jack Sun hat auf ARMs Entwicklerkonferenz die Roadmap für 20- und 16-nm-Chips vorgestellt. Demnach startet die weltgrößte Foundry bereits Ende 2012 die Risiko-Produktion von 20-nm-SoCs, Ende 2013 folgen dann Chips mit 16-nm-FinFETs.Für die Zukunft kommen dann neue Materialien zum Einsatz.

In seinem Vortrag erklärte Dr. Sun, dass TSMC bereits Ende 2012 die Risikoproduktion von 20-nm-Chips aufnehmen werde. Am Beispiel der Implementierung eines ARM-Cortex-A15 stellte er dar, dass man gegenüber dem heute verwendeten 28-nm-HPM-Prozess (High-Performance-Mobile), in welchem der A15 bei 1,8 GHz Taktfrequenz rund 850 mW aufnimmt, mit dem 20-nm-Prozess bei gleichem Energieverbrauch 2,0 GHz erreichen wird.

Alternativ könnte man die Leistungsaufnahme eines mit 2,5 GHz getakteten Cortex-A15, der heute ca. 1800 mW aufnimmt, bei gleicher Taktfrequenz auf nur noch 1200 mW bringen. Die Interconnects haben einen Abstand von 64 nm und die verwendeten Materialien eine gegenüber dem heutigen Status um 6 % reduzierte Dielektrizitätszahl K. Bei 16-nm-FinFET-Prozess werden diese dann mit Kupfer/Low-K-Materialien ausgeführt.

Auf einer Folie verglich Dr. Sun die elektrischen Eigenschaften der zukünftigen FinFET-Transistoren mit den von Intel vorgestellten FinFET-Transistoren. Diese werden seiner Meinung nach sehr ähnlich sein. Durch eine weitere Verringerung der Schwellenspannung gegenüber dem 20-nm-Prozess kann zukünftig mit noch geringeren Versorgungsspannungen gearbeitet werden.

Für die weitere Zukunft hat TSMC folgende Pläne: Einführung der 10-nm-Fertigung in 2015, 2019 folgen dann 7 nm mit Germanium-FinFET-Transitoren. Hierfür gibt es schon konkrete Pläne: Auf der IEDM-Konferenz im Dezember in San Francisco wird TSMC den ersten Germanium-FinFET-Transistor der Welt präsentieren. Dieser soll eine erheblich höhere Mobilität der Ladungsträger aufweisen. 2012 sollen dann sogar 5-nm-Chips folgen, aufgebaut auf Nanodraht-FinFETs.

 40 nm G--> 28 nm HPM
28 nm HPM --> 20 nm Planar
20 nm Planar --> 16 nm FinFET
16 nm FinFET --> 10 nm FinFET
Geschwindigkeitsgewinn bei identischer Leistungsaufnahme
35 %
15 %
38 %
25 %
Energieeinsparung bei identischer Geschwindigkeit40 %20 %48 %30 %
 Reduktion Chipgröße
63 %
63 %
63 %
63 %
Energieeinsparungen, Geschwindigkeitsgewinn und Reduktion der Chipgröße der TSMC-Prozesse von 40 nm G bis hin zu 16 nm FinFET.