Hochvolt-MOSFETs Wirkungsgrad steigern mit CE-MOSFETs

Die CoolMOS-CE-Familie ist die vierte Technologie-Plattform der Hochvolt-MOSFETs von Infineon auf Basis der Superjunction-Technologie mit Sperrspannungen von 500 V. Der folgende Beitrag zeigt, dass die CE-Familie sehr geringe Schaltverluste für effizientere, kompakte, leichte und „kühlere“ Konsumenten- und Beleuchtungs-Applikationen liefern kann und dabei auch kostenmäßig eine interessante Alternative zu Standard-MOSFETs darstellt.

Aktuell wird der 500-V-Markt von Standard-MOSFETs beherrscht. Allerdings wird auch das Konsumenten-Segment, in dem diese MOSFETs stark vertreten sind, zunehmend vom Thema Energieeffizienz bestimmt, speziell im Fall mit Arbeitspunkten mit geringer Ausgangsleistung, z.B. 10 % der maximal Ausgangsleistung.

Um nun in diesen Betriebsbereichen bessere Wirkungsgrade zu erzielen, müssen die Treiber- und Schaltverluste in diesen Lastbereichen reduziert werden. Aufgrund der sehr geringen flächenspezifischen Durchlasswiderstände der Superjunction-MOSFETs (SJ-MOSFETs) können diese Verluste dank reduzierter interner Kapazitäten und damit kleinerer Ausgangs-Kapazität Coss sowie Gate-Ladung Qg verringert werden.

Das Superjunction-Prinzip

Alle CoolMOS-Bauelemente basieren auf dem SJ-Prinzip. Während konventionelle oder Standard-MOSFETs nur einen Freiheitsgrad bieten, um sowohl den Durchlasswiderstand als auch die Sperrspannung zu optimieren, bietet das SJ-Prinzip dafür zwei Freiheitsgrade. Herkömm-liche MOSFETs sind durch das Silizium-Limit, einer Begrenzung, die durch das optimale Dotierungsprofil für eine gegebene Spannungsklasse gegeben ist, eingeschränkt. Dieses Limit (Bild 1) wurde in der Theorie durch Chen und Hu Ende der 80er Jahre beschrieben [1]. Bisher hat kein konventioneller MOSFET dieses Limit überwinden können [2].

Bild 1 stellt den Zusammenhang zwischen dem flächenspezifischen Durchlasswiderstand und der Sperr- bzw. Durchbruchsspannung UBR bzw. UDSS dar. Es zeigt sich, dass die CoolMOS-Serie einen nahezu konstanten flächenspezifischen Durchlasswiderstand über die Sperrspannung hat. Das ergibt eine Reduzierung dieses Wertes von etwa 70 % (etwa 1,95 Ωmm²) für den 500-V-CE im Vergleich zu einem Standard-MOSFET.

Das zugrunde liegende Prinzip ist einfach: Anstatt dass die Elektronen durch einen n-Bereich mit einem relativ hohen Widerstand (hoher Sperrspannung) fließen, fließen sie bei dem SJ-Ansatz durch einen hoch dotierten n-Bereich mit einem sehr geringen Durchlasswiderstand. Der kritische Punkt bei der SJ-Technologie ist, dass der MOSFET seine volle Spannung sperren kann. Das macht eine sorgfältige Abwägung zwischen der zusätzlichen n-Ladung und benachbarten tiefen p-Spalten notwendig, die durch den ganzen Chip bis nahe an den rückseitigen n+-Kontakt gehen [2].

Reduzieren der internen Kapazitäten

Der entscheidende Vorteil des kleinen flächenspezifischen Widerstands von nur 1,95 Ω/mm² besteht in der Reduzierung der internen Kapazitäten. Bild 2 gibt die internen Kapazitäten des CoolMOS CE IPA50R280CE im Vergleich zu einem Standard-MOSFET mit entsprechendem RDS(on) wieder. Darin wird der Kapazitätswert in Abhängigkeit von der Drain-Source-Spannung UDS von 0 bis 500 V dargestellt.

Die rote Linie beschreibt die Eingangskapazität Ciss, die blaue Linie die Ausgangs-Kapazität Coss und die grüne Linie die Rückwirkungskapazität Crss. Außerdem stehen die durchgezogenen Linien für den CoolMOS CE (500 V) und die gestrichelten Linien für den vergleichbaren Standard-MOSFET. Es wird deutlich, dass Ciss und Coss viel geringer sind als beim Standard-MOSFET. Die CGD steht in einem speziellen Verhältnis zur CGS, um eine Selbstbegrenzung des MOSFETs für dv/dt zu erhalten, welche beispielsweise bei einer harten Kommutierung auf die leitende Body-Diode Vorteile bringt.

Eine grundlegende Eigenschaft aller Superjunction-MOSFETs ist, dass sowohl die Ausgangs- als auch die Rückwirkungskapazität eine starke Nichtlinearität aufweisen. Diese Nichtlinearität rührt daher, dass bei einer gegebenen Spannung, die typischerweise im Bereich von einem Zehntel der Sperrspannung liegt, die lateralen p-n-Übergänge zwischen den Kompensations-Säulen vollständig ausgeräumt werden, was zu einer schnellen Erweiterung der Raumladungsschicht über die gesamte Tiefe der Driftzone führt.

Das bedeutet, dass bei einer Spannung oberhalb von etwa 50 V für einen 500-V-MOSFET sowohl Coss als auch Crss minimale Werte von wenigen pF erreichen. Dies wiederum resultiert in einem dv/dt von mehr als 100 V/ns und einem di/dt von mehreren tausend A/µs, wenn der Laststrom die Möglichkeit besitzt, beim Abschalten vollständig in die Ausgangs-Kapazität zu kommutieren [3].

Außerdem ist dem Diagramm zu entnehmen, dass Coss mit höheren Spannungen kleiner wird. Das bedeutet, dass der höchste dv/dt-Wert kurz vor Erreichen der Bulk- bzw. Busspannung erreicht wird. Letztendlich bringt die Reduzierung der Kapazitäten auch den Vorteil geringerer Gate-Ladungen Qg mit sich.