ISSCC 2011 TI-Forscher aus Freising stellen »Ultra«-Ultra-Low-Power-Mikrocontroller mit FeRAM vor

Für Energy-Harvesting-Applikationen, bei denen jedes Mikrowatt zählt, hat Texas Instruments ein SoC auf Basis des MSP430 entwickelt, dass im aktiven Modus nur 82 µW/MHz aufnimmt - weit weniger als alle anderen 16- oder 32-bit-MCUs auf dem Markt. Erreicht wird dieser Wert u.a. durch ein Speicher-Subsystem, das auf FeRAM aufbaut.

Bislang versuchte vor allen Dingen das norwegische Startup Energy Micro mit seinem EFM32-Controller, der 180 µA/MHz aufnimmt, das Thema Energy Harvesting zu besetzen. Der auf der ISSCC von 10 deutschen TI-Mitarbeitern vorgestellt Chip kommt mit nur 82 µA/MHz allerdings nochmal auf weniger als 50 % des EFM32-Wertes.

Das SoC beinhaltet neben dem 16-bit-MSP430-Core mit seiner 3-stufigen Pipeline eine Einheit für Takterzeugung und Powermanagement, die übliche Peripherie wie einen 10-bit-A/D-Wandler, Timer, UART, SPI, I2C, Echtzeituhr, Komparator, GPIO und JTAG-Schnittstelle, sowie 16 Kbyte embedded FeRAM, das sich gegenüber dem üblichen Flash-Speicher durch erheblich geringere Ströme zum Beschreiben als auch kürzere Zeiten für einen Schreibzugriff auszeichnet- beides essentielle Vorteile bei Energy-Harvesting-Anwendungen, wo die stetige Energiezufuhr auf einem bestimmten Niveau nicht gegeben ist. Als Ferroelectric Random Access Memory (FeRAM) bezeichnet man einen nichtflüchtigen elektronischen Speichertyp auf der Basis von Kristallen mit ferroelektrischen Eigenschaften. Das SoC wird in einem 130-nm-CMOS-Prozess mit 5 Kupferschichten und zwei zusätzlichen Masken für das FeRAM gefertigt.

Die maximale Taktfrequenz beträgt 24 MHz, dabei werden 5 Energiesparmodi unterstützt. Das Taktsystem unterstützt zwei Quarz-Oszillatoren (32 KHz und 4-24 MHz), zwei interne Osziallatoren (10 KHz und 5 MHz) sowie in konfigurierbares DCO (1 - 24 MHz) sodass eine applikationsspezifische Taktversorgung möglich ist.

Die Power-Management-Einheit unterstützt drei Spannungsbereiche mit separaten LDOs: Die digitale Logik, die Echtzeituhr und das FeRAM. In Abhängigkeit des gewählten Energiesparmodus werden alle Takte und LDOs automatisch gesteuert.

Das FeRAM arbeitet mit einer internen Wortbreite von 64 bit für Daten und zusätzlich 8 bit für Fehlererkennung und -korrektur. Die Zugriffszeit beträgt 55 ns und ein Zyklus dauert 110 ns, so dass ein Betrieb bis 8 MHz möglich ist. Durch einen Cache werden freilich in der Praxis höhere Werte erreicht.

Im Vergleich zu einem typischen MCU-Flash-Speicher erzielt FeRAM einen 1000x schnelleren Schreibzugriff bei einer 100x geringeren Leistungsaufnahme. Dank einer MPU kann der Speicher in konfigurierbare Segmente unterteilt werden, für die jeweils unterschiedliche Rechte zum Lesen, Schreiben und Ausführen von Code vergeben werden können. Die ECC-Einheit kann 1-bit-Fehler korrigieren und 2-bit-Fehler erkennen, wofür 8 redundante Bits pro 64-bit-Wort eingefügt werden müssen. Da FeRAM bis zu 1014 Schreibzylen ermöglicht, ist es prizipiell auch sehr gut für sicherheitskritische Applikationen geeignet.

Bei Energy-Harvesting-Anwendungen muss man jederzeit mit Ausfällen der Stromversorgung rechnen. Dennoch muß ein Schreibzyklus auf jeden Fall vollständig abgeschlossen werden, um korrupte Daten zu vernmeiden. Als Energiespeicher hat TI einen 2 nF großen Kondensator eingebaut. Diese Dimensionierung reicht aus, um selbst bei einem Totalausfall der Energiezufuhr einen Schreibzyklus zu Ende zu führen. Gleichzeitig wird der LDO vom FeRAM getrennt und die Speicherschnittstelle zur CPU getrennt, so dass weitere Schreibanforderungen quasi unterdrückt werden. Bei einem Flash-Speicher müsste der Kondensator rund 100x größer ausgelegt werden.

Die von TI gemessene Leistungsaufnahme trifft bei einem angenommenen Cache-Treffer-Verhältnis von 3:1, wie es für derartige Applikationen in der Regel auftritt, zu. Nimmt man an, dass alle Daten aus dem Cache gelesen werden können, sinkt der Wert sogar auf knapp über 50 µA/Mhz, was noch unter einem SRAM liegt.