Türöffner für hohe Schaltfrequenzen SiC optimal ansteuern

Aktuelle MOSFETs aus Siliziumkarbid können als Leistungsschalter bei Frequenzen bis über 1 MHz eingesetzt werden. Dies erfordert ­eine genaue Kenntnis der Ausschaltenergie bei dem vorgesehenen Abschaltstrom. Um die Verluste zu minimieren, sind spezielle Treiber erforderlich.

Die Verwendung von Siliziumkarbid-MOSFETs mit einer Sperrspannung von über 650 V als Leistungsschalter nimmt stark zu. Dies hat mehrere Gründe: MOSFETs aus Silizium haben höhere Schaltverluste und eine interne Freilaufdiode, die für zahlreiche Anwendungen nicht geeignet ist.

IGBTs weisen noch höhere Schaltverluste auf und die integrierte Freilaufdiode hat eine höhere Speicherladung als die interne Diode von Siliziumkarbid-MOSFETs. Aufgrund der fallenden Preise und der deutlich geringeren Schaltverluste werden bei Neuentwicklungen immer mehr SiC-MOSFETs eingesetzt.

Um einen SiC-MOSFET zuverlässig und bestmöglich anzusteuern, werden an den Treiber besondere Anforderungen gestellt: Er muss auch bei sehr schnellen Spannungsanstiegen zwischen Drain und Source von mehr als 800 V innerhalb von 30 ns beim Schalten zuverlässig funktionieren. Besonders vorteilhaft ist ein Übertrager in Planartechnik mit nur einer Windung auf Primär- und Sekundärseite, da bei diesem Aufbau die Streuinduktivität sehr klein wird und gleichzeitig eine Isolations­festigkeit von über 10 kV erreicht werden kann.

Das für das Unternehmen ATPE patentierte Verfahren verwendet zum Ansteuern eines SiC-MOSFET zwei Übertrager, jeweils zum Einschalten und Ausschalten des Leistungshalbleiters.

Damit die Vorteile des SiC-MOSFET ausgenutzt werden können und nur geringe Schaltverluste resultieren, ist eine wesentliche Anforderung an den Treiber, die Gate-Source-Kapazität sehr schnell umzuladen. Dabei werden die Zuverlässigkeit erhöht und die Ausschaltverluste reduziert, wenn am Ende des Ausschaltvorganges am Gate-Source­-Anschluss eine negative Spannung von circa –5 V anliegt. Um minimale Ausschaltverluste zu erhalten, sind zwei Eigenschaften der Gate-Source­-Span­nung wichtig: hohe Flankensteilheit im Nulldurchgang und eine negative Spannung von circa –5 V am Ende des Ausschaltvorgangs.

Bei der technischen Umsetzung ergibt sich eine Schwierigkeit. Denn die hohe Flankensteilheit im Nulldurchgang und der gleichzeitig noch hohe Strom durch die Induktivität in der Zuleitung führen zu einem deutlichen Unterschwingen unter die Spannung am Ende des Ausschaltvorgangs von –5 V. Zum Einhalten des zulässigen Grenzwerts der Spannung von meistens –10 V wird daher oft die Flankensteilheit der Spannung im Nulldurchgang reduziert. Dadurch wird auch die Amplitude der Unterschwingung verringert, aber die Ausschaltverluste steigen.

ATPE hat eine Schaltung entwickelt und zum Patent angemeldet, die dieses Problem löst. So kann beim Ausschaltvorgang am Gate eine hohe Flanken­steilheit im Nulldurchgang erzeugt werden und gleichzeitig ist die Unterschwingung stark reduziert. Um den zulässigen Grenzwert der Gate-Source-Spannung einzuhalten, ist die Reduzierung der Unterschwingung beim Ausschalten wesentlich.

Grund dafür ist, dass durch den Anstieg der Drain-Source-Spannung beim Ausschaltvorgang Schwingungen am Gate eingekoppelt werden, die den Abstand zum zulässigen Grenzwert der Gate-Source-Spannung von meistens –10 V verringern. Werden bei hoher Leistung mehrere SiC-MOSFETs parallel geschaltet, erhöht sich die Amplitude der Unterschwingung durch die höhere Induktivität in der Zuleitung weiter, da der Treiber nicht direkt am Gate platziert werden kann.

Bei der von ATPE entwickelten Schaltung zur Reduzierung der Unterschwingung ist die Amplitude der Unterschwingung auch bei größeren Abständen zwischen dem Gate und dem Treiber bei entsprechender Dimensionierung kleiner als 1 V.

Schaltungsprinzip der SiC-MOSFET-Treiber

Die neuen Treibermodule von ATPE ermöglichen es, einen SiC-MOSFET über hohe Spannungen potenzialtrennend zuverlässig anzusteuern. Das Treibermodul liefert die Ansteuerenergie direkt über zwei Übertrager in Planartechnik ohnee zusätzliche Spannungsversorgung auf der Leistungs­seite.

Der Treiberstrom von 40 A in der Spitze garantiert auch bei Leistungsschaltern mit großer Gate-Ladung ein schnelles Schalten ohne Limitierung der Spannungssteilheit über der Trennstrecke. Die negative Ausschaltspannung verhindert Fehlschaltungen durch steile Schaltflanken auf der Leistungsseite. Die geringe Abweichung der Schaltzeiten über den gesamten Temperaturbereich ermöglicht eine genaue Bestimmung des Schaltzeitpunktes und somit den Einsatz bei Frequenzen bis über 1 MHz.

Bild 1 zeigt das Schaltprinzip des Treibers. Der ladungsgesteuerte SiC-MOSFET benötigt zum Einschalten einen positiven Impuls zwischen +15 V und +20 V und zum sicheren Ausschalten einen negativen Impuls von circa –5 V. Das Ausschalten mit der Spannung von 0 V ist zwar möglich, führt aber zu höheren Ausschaltverlusten.

In den meisten Fällen verändert sich das Tastverhältnis des Steuersignals, sodass die Zeitdauer für den ausgeschalteten Zustand und den eingeschalteten Zustand unterschiedlich ist. Das wird dadurch gelöst, dass nur kurze Impulse zum Ein- und Ausschalten am Eingang der Übertrager anliegen, die auf der Sekundärseite mit dem Puls-Umformer verlängert werden.

Der SiC-MOSFET benötigt zum Ein- und Ausschalten unterschiedliche Amplituden, sodass für die Ansteuerung zwei Übertrager verwendet werden. Da die Schaltzeiten bei SiC-MOSFETs sehr kurz sind und die Kommutierungszeiten meist unter 300 ns liegen, sind die Impulse zum Ein- und Ausschalten entsprechend kurz. Dadurch sind die Verluste in den Übertragern auch bei hohen Frequenzen gering und eine geringe Baugröße ist möglich.

Das FPGA erzeugt mit der positiven Flanke des Signals INA den kurzen Einschaltimpuls out1 zum Einschalten des MOSFET und mit der negativen Flanke des Signals INA den kurzen Ausschaltimpuls out2 zum Ausschalten. Damit beide Übertrager nicht in Sättigung geraten, werden an die Eingänge der Übertrager nach den kurzen Impulsen zum Ein- und Ausschalten Spannungsimpulse in umgekehrter Richtung angelegt, sodass die Spannungs-Zeit-Flächen in beiden Richtungen gleich sind.

Diese Signale out3 und out4 für die Entmagnetisierung werden auch vom FPGA erzeugt. Der bei niedrigen Frequenzen durch die Entladung über den Abschlusswiderstand am Gate verursachte Spannungsabfall wird durch Refresh-Impulse ausgeglichen. Die Schaltung garantiert Unempfindlichkeit gegenüber Störimpulsen, da die Primärwicklung des Übertragers während der ganzen Periode des Eingangssignals immer niederohmig abgeschlossen ist.

Der Treiber benötigt extern auf der Leistungsseite nur zwei Dioden und zwei Gate-Vorwiderstände. Mit den Gate-Vorwiderständen werden die Amplitude des Ladestromes und somit die Schaltzeiten für den Einschalt- und Ausschaltvorgang des MOSFET eingestellt. Die Spannungen US2 mit 3,3 V und US3 mit 5,0 V werden für die Versorgung des FPGA und der Logikbaugruppe benötigt.

Die Spannung US1 bestimmt die positive Einschaltspannung und liegt meist zwischen 15 V und 20 V. Mit den Eingängen C1 und C2 sind verschiedene Optionen einstellbar. Die Ausgänge ST1 bis ST3 übermitteln Betriebszustände an die externe Steuereinheit. Der DTO-Eingang ermöglicht ein zusätz­liches schnelles Ausschalten des MOSFET ohne FPGA-Logik. Der Baustein für die Überwachung der Spannungen US1, US2 und US3 erzeugt das RST-Signal.