Mit nichtlinearen Kapazitäten umgehen Schaltungs-Design mit Planar- und Superjunction-MOSFETs

Die Verwendung der MOSFET-Kapazitäten für die Entwickler hängt von den Informationen des Datenblattes ab.

Die in heutigen MOSFETs auftretenden Kapazitäten sind hochgradig nichtlinear. Wie sollten Entwickler mit diesen Kapazitäten umgehen? Welche Kapazität muss in welchem Fall berücksichtigt werden? Und welche Informationen im Datenblatt sind wirklich hilfreich?

Seit ihrer Einführung vor über 30 Jahren sind MOSFETs die tragende Säule in der Hochfrequenz-Schalttechnik. MOSFETs unterliegen seitdem einer kontinuierlichen Weiterentwicklung. Heute gibt es MOSFETs mit RDS(on)-Werten im Sub-Milliohm-Bereich. Bei Typen mit höheren Sperrspannungen erreichen die RDS(on)-Werte allmählich den einstelligen Ohmbereich. Die Verbesserungen beruhen hauptsächlich auf zwei bedeutsamen Entwicklungen in der MOSFET-Technik: Trench-Gate- und Charge-Balancing-Strukturen [1].

Bei letzterer handelt es sich um eine Technik, die ursprünglich für Hochspannungs-MOSFETs entwickelt wurde und zum Superjunction-MOSFET führte. Sie findet zunehmend auch bei MOSFETs mit niedrigeren Sperrspannungen Verwendung. Charge Balancing verringert sowohl den RDS(on) als auch alle Sperrschichtkapazitäten drastisch, führt aber auch zu einem starken Anstieg der Nichtlinearität der Kapazitäten. Die im MOSFET gespeicherte effektive Ladung und Energie wird signifikant reduziert. Allerdings ist es wesentlich schwieriger geworden, die Parameter zu berechnen oder verschiedene MOSFET-Typen diesbezüglich miteinander zu vergleichen.

Die Bilder 1a und 1b zeigen die grundlegenden Definitionen der drei Kapazitäten CGS, CGD und CDS in einem MOSFET. Die Messung der Kapazitäten in Abhängigkeit von UDS ist nicht ganz einfach und erfordert es, einige von ihnen während der Messung kurzzuschließen oder einseitig „massefrei-freischwebend“ zu lassen. Gemessen und im Datenblatt angegeben werden letztlich drei Werte, die folgendermaßen definiert sind:

CISS = CGS + CGD
COSS = CDS + CDG
CRSS = CGD

Von diesen drei Kapazitäten ist die Gate-Source-Kapazität CGS diejenige mit der geringsten Nichtlinearität. Sie ist kaum von UDS abhängig. Dagegen ist CGD sehr nichtlinear und ändert sich bei Superjunction-Typen innerhalb der ersten 100 V um fast drei Größenordnungen. Sie trägt auch zu dem leichten Anstieg von CISS bei UDS = 0 bei.

Erklärungsversuch der Nichtlinearität

In jüngerer Zeit zeigt sich die Fachwelt vermehrt daran interessiert, die Natur von COSS und die Auswirkungen dieser Kapazität auf hochfrequente Schaltvorgänge zu verstehen. Dafür gibt es mehrere Gründe: Die in COSS gespeicherte Ladung und die damit zusammenhängenden Leistungsverluste sind mittlerweile die größten Herausforderungen bei der Implementierung von Hochfrequenz-AC/DC-Wandlern.

Im Allgemeinen sind die mit Kapazitäten im Zusammenhang stehenden Verluste proportional zum Quadrat der anliegenden Spannung. Wie in [3] ausgeführt, speichert ein und derselbe Kondensator bei 550 V etwa 2100-mal mehr Energie als bei 12 V. Die erfolgreiche Reduktion des RDS(on) führt zu einer signifikanten Verringerung der Durchlassverluste. Leider ist es bislang nicht gelungen, COSS im gleichen Maß zu reduzieren. Lag der kleinste RDS(on) für einen 600-V-MOSFET im TO-220-Gehäuse vor einiger Zeit noch bei 340 mΩ, beträgt der aktuelle Wert für 600-V-Superjunction-Typen 65 mΩ.

Geht es um die Kapazitäten, ist es sinnvoller, MOSFETs mit ähnlichen RDS(on)-Werten über unterschiedliche Technologien hinweg zu vergleichen. So ist in Bild 2 ein Vergleich der Kapazitäten des planaren MOSFET SiHP17N60D und des Superjunction-MOSFETs SiHP15N60E dargestellt.

Hinsichtlich des RDS(on) sind die beiden Typen ähnlich; der RDS(on) des Superjunction-Typs ist minimal kleiner. Man beachte, dass die COSS-Werte in logarithmischem Maßstab dargestellt sind. Bei 100 V beträgt COSS beim Superjunction-Typ nur 67 pF – im Vergleich zu 136 pF beim Planar-MOSFET – ist dafür aber sehr nichtlinear. Das Verhältnis von COSS bei UDS = 0 V zu COSS bei UDS = 100 V, das beim planaren Typ 25:1 beträgt, erreicht beim Superjunction-Typ den dreifachen Wert, nämlich 75:1. Es ist nicht ungewöhnlich, dass bei UDS = 0 der COSS-Wert die Eingangskapazität CISS übersteigt.

Mehrere Versuche ([4] – [9]) sollten die nichtlineare Natur von COSS erklären und neue Erkenntnisse darüber liefern, wie sich die Nichtlinearität auf das Schaltverhalten bei hohen Frequenzen auswirkt. Die meisten der Versuche bestätigten letztlich – nach diversen Integrationen, Simulationen und anderen komplexen Analysen der COSS-Kurve – die nichtlineare Natur der Kapazität. Die Begriffe Kleinsignal- und Großsignal-Kapazität wurden eingeführt, simuliert und analysiert.

Abgesehen davon, dass die neue Nomenklatur sachlich falsch ist, unterscheidet sie sich nicht von der bisherigen Praxis. Es lässt sich zeigen, dass die sogenannte Großsignal-Kapazität nichts anderes ist als der zeitbezogene Wert COTR, den die MOSFET-Hersteller seit Jahren spezifizieren [4]. Die Unterschiede zwischen den Ergebnissen ausgefeilter Simulationen und den Datenblattwerten lagen innerhalb der bei der Charakterisierung und in der Massenproduktion von MOSFETs üblichen Toleranzen.

Nach einer anderen Reihe von Analysen ist es naheliegend, für all die unerklärlichen Verluste infolge der nichtlinearen Kapazität einen verborgenen Widerstand ROSS in Serie mit COSS verantwortlich zu machen [10]. Dies widerspricht jedoch der grundlegenden Schaltungstheorie, wonach die Lade- und Entladeverluste eines Kondensators ausschließlich durch die darin gespeicherte Energie bestimmt sind, unabhängig vom Wert eines etwaigen Serienwiderstands.

Für einen ROSS gibt es weder eine Erklärung auf Halbleiterebene noch eine experimentelle Bestätigung. Außerdem zeigen die in dem Artikel veröffentlichten Signale eindeutig, dass die MOSFET-Body-Diode leitend ist. Das liefert eine wesentlich einfachere, um nicht zu sagen weniger exotische Erklärung für die Verluste. Die Leitfähigkeit der Body-Diode ist eigentlich ein grundlegender Aspekt bei der Analyse einer jeden Brückenschaltung mit induktiver Last.

Andere Konferenzpublikationen jüngeren Datums ([11], [12]), die ein Peer-Review durchlaufen haben, gehen davon aus, dass die in COSS gespeicherte Ladung und Energie eine Hysterese aufweisen und vom jeweiligen Spannungspfad abhängig sind. Eine logische Schlussfolgerung aus der Annahme einer solchen Hysterese wäre jedoch, dass der Ladungserhaltungssatz nicht für Leistungs-MOSFETs gilt.