Interview mit Marvell-CTO Zining Wu »Neue Strukturen und Materialien lassen Moore's Law weitergehen«

Marvell Headquarter
Marvell Headquarter

Die Kosten für die Fertigung von Halbleitern unterhalb von 28 nm drohen aufgrund zunehmend komplexerer Prozesstechnik aus dem Ruder zu laufen. Wir sprachen mit Dr. Zining Wu, CTO von Marvell, welche Wege er aus der Kostenfalle sieht.

Der im kalifornischen Santa Clara ansässige Halbleiterhersteller Marvell Semiconductor setzte im vergangenen Geschäftsjahr rund 3,7 Mrd. US-Dollar um, ein Plus von neun Prozent gegenüber 2014. Rund 51 Prozent des Geschäfts macht das Fabless-Unternehmen mit SoCs (System-on-Chip) für Massenspeicher, wie Festplatten- und SSD-Controller. Auf den Bereich IKT, z.B. mit Ethernet-Controllern und Netzwerk-Prozessoren, entfallen 19 Prozent und auf das Segment Mobilfunk und Funk, das Chips für 4G/LTE, WiFi und Bluetooth umfasst, 24 Prozent.

Für viele der komplexen SoCs, wie beispielsweise der zentrale Applikationsprozessor in Googles Internet-Adapter Chromecast, ist Marvell auf modernste Halbleiterfertigungsprozesse angewiesen, die sie bei verschiedenen Foundries einkauft. Die Elektronik sprach mit Dr. Zining Wu, dem Chief Technology Officer von Marvell, über das Dilemma, dass Chips in jeder neuen Prozessgeneration unterhalb von 28 nm noch teurer in der Fertigung werden, und welche Auswege es gibt.

Bis zum 28-nm-Knoten sind die Kosten noch gesunken; seitdem scheint es so, als würden die Kosten von Knoten zu Knoten wieder ansteigen. Auf der letzten IEDM prognostizierte Greg Yeric von ARM mit einem Augenzwinkern, dass Moore’s Law 2029 enden dürfte. Wie sehen Sie das?

Zining Wu: Ich weiß nicht, was an diesem Jahr besonders sein soll. Ich glaube, Moore’s Law wird sich fortsetzen, auf welchem Weg auch immer. Es wird nicht nur um die Skalierung von Transistoren und Geometrien gehen, sondern es kommen auch andere Aspekte hinzu. Beispielsweise können uns 3D-Strukturen und die Anzahl von Ebenen helfen, mehr Transistoren auf einen Chip zu packen. Wenn man in der Geschichte zurückgeht, z.B. in die 70er und 80er Jahre: Damals wurde die Halbleitergeneration über die DRAM-Transistorstrukturen definiert. Später sprach man dann von Geometrien, also über Half-Pitch. Vielleicht bekommt Moore’s Law in der Zukunft eine weitere Dimension mit neuen Transistorstrukturen und neuen Materialien. Der Trend zu schnelleren Transistoren, höherer Dichte und mehr Transistoren wird anhalten. Also ich glaube nicht, dass Moore’s Law 2029 am Ende ist. Wenn wir nur auf eine Dimension schauen, nehmen wir die Lithografie, also die Geometrie, die wird sich verlangsamen und vermutlich an eine Wand fahren. Aber in Kombination mit neuen Strukturen und Materialien wird es weitergehen.

Auf der ISSCC 2015 hielt der damalige Marvell-CEO Dr. Sehat Sutardja eine der Keynotes und schlug eine modulare Chip-Architektur, kurz MoChi, als Ausweg vor. Worum handelt es sich bei MoChi genau, wie ist der momentane Status in der Anwendung und wann wird es kommerziell eingesetzt?

Wu: Wenn Sie sich Moore’s Law anschauen, auch wenn es technisch weitergeht, steigen offensichtlich die Kosten, Chips herzustellen, dramatisch. Dies gilt ganz besonders für die letzten beiden Jahre, als wir von planaren Transistoren zu FinFETs kamen. MoChi ist dabei ein innovativer Ansatz, diese Kostensteigerungen zu entschärfen. Die Idee dahinter ist, dass man ein System-on-Chip anstatt monolithischer Inte­gration in einzelne Funktionsblöcke aufbricht. Wie Legosteine werden diese Funktionsblöcke dann integriert, entweder auf Gehäuse- oder Leiterplatten­ebene. Wir fertigen beispielsweise vorab Funktionsblöcke wie eine CPU oder einen Speicher-Controller, bringen beide zusammen und schon haben wir ein Storage-SoC. Die Verbindung zwischen beiden Funktionsblöcken findet über das MoChi-Interface statt. MoChi entspricht den Verbindungsnoppen beim Lego. Es handelt sich dabei um eine von uns erfundene serielle Hochgeschwindigkeits-Schnittstelle.

Dr. Zining Wu
ist Chief Technology Officer von Marvell. Er ist seit 1999 bei Marvell und war zuvor VP Data Storage Technology und VP Engineering Wireless Communication SoCs. Wu studierte Elektrotechnik an der Tsinghua-Universität in Peking und an der Stanford-Universität, wo er auch promovierte. Wu hält über 280 Patente.