Open Source Hardware Neue RISC-V-Prozessorkerne von Western Digital

Logo der Chips Alliance
Gleich zwei neue verbesserte Versionen der SweRV Cores von Western Digital werden vorgestellt.

Die Chips Alliance stellt zwei verbesserte RISC-V-Prozessorkerne vor, die Western Digital auf Basis seines SweRV Core entwickelt hat: SweRV Core EH2 und SweRV Core EL2. Beide stehen jetzt in der Version 1.2 Entwicklern kostenlos zur Verfügung.

Die Chips Alliance, ein Konsortium zur Förderung offener Hardware für Schnittstellen, Prozessoren und Systeme, stellt zwei Erweiterungen der SweRV-Core-Familie von Western Digital zur Verfügung. Beide, der SweRV-Core EH2 und SweRV Core EL2, jeweils in der Version 1.2, wurden von Western Digital für die Open-Source-Gemeinschaft entwickelt.

Seit der Einführung der Prozessorkerne Anfang dieses Jahres hat die Chips Alliance mit ihrer Gemeinschaft zusammengearbeitet, um die Kerne in einem transparenten und rigorosen Verfahren umfassend zu validieren und eine Vielzahl neuer Aktualisierungen einzubauen.

Der SweRV Core EH2 soll der weltweit erste kommerzielle RISC-V-Prozessorkern mit zwei Threads sein. Er ist für datenintensive Edge-, KI- und IoT-Anwendungen konzipiert. Sein Bruder, der SweRV Core EL2, ist ein ultrakleiner RISC-V-Prozessorkern mit extrem niedriger Stromaufnahme, der für Anwendungen wie Zustandsautomaten und Wellenformgeneratoren optimiert ist.

Die neu aktualisierten Kerne (Version 1.2) stehen als RTL-Datei auf der Website von Github für jedermann kostenlos zur Verfügung:

https://github.com/chipsalliance/Cores-SweRV-EH2

https://github.com/chipsalliance/Cores-SweRV-EL2