IC-Design Musterabgleich: Blaupause für weiteren Erfolg

Optimierte Fehleranalyse

Mit traditioneller Fehleranalyse kann es Wochen oder Monate dauern, bis einem Designteam wieder verwertbare Informationen zur Verfügung stehen, wenn ein Fehleranalyse-(FA-)Ingenieur mit einem Rasterelektronenmikroskop oder Tunnelelektronenmikroskop einen systematischen Fehler findet. Der FA-Ingenieur muss die Bilder dieser Elektronenmikroskope erfassen, Beispiele der fehlerhaften Geometrien heranziehen und versuchen, eine Spezifikation für eine neue Designregel zu erstellen, um zu verhindern, dass das Yield-Detractor-Muster in einem Design verwendet wird.

Traditionell muss die Spezifikation als neue DRC-Regel mit Hilfe einer textbasierten PV-Skriptsprache interpretiert und beschrieben werden. Die Herausforderung besteht darin, die fehlerhaften Muster (und alle Varianten) exakt zu beschreiben und eine Designregel mit ihnen zu verbinden. Die Parameter der Designregel hängen von zahlreichen Faktoren ab, unter anderem, wie verbreitet das Muster in zukünftigen Designs sein wird. Der Zeitrahmen für diesen manuellen Prozess ist für die heutigen Consumer-Märkte viel zu lang. 

Im Gegensatz dazu kann ein FA-Ingenieur mit Hilfe des automatischen Musterabgleichs das Yield-Detractor-Muster aus einem Design, das den Fehler aufweist, „ausschneiden“ und direkt in eine Bibliothek mit verdächtigen Mustern aufnehmen. Mit dieser lassen sich sowohl das fehlerhafte Design (um eine enge Korrelation zwischen diese Mustern und Fehlern im Design sicherzustellen) als auch alle zukünftigen Designs überprüfen. Die automatische Musterabgleichs-Methode erhöht die Genauigkeit der Fehlermuster-Identifizierung, denn sie gibt den Designteams ein schnelleres Feedback. 

Filterung von Hotspots

Bei der enormen Anzahl von Polygonen, die in heutigen Designs analysiert werden müssen, hat es sich als nicht machbar erwiesen, bestimmte rechenintensive Modellierungen oder Analysen auf Chip-Ebene durchzuführen, ohne die eingehenden Daten zu filtern (z.B., bei der Lithografie-Simulation). Die meisten großen Foundries fordern bei hochentwickelten Designs eine vollständige Lithografie-Simulation auf Zellen- und Block-Ebene mit einer Kombination aus Musterabgleich und Lithografie-Simulation auf Chip-Ebene. Der Musterabgleich lässt sich als Filter zur Identifizierung möglicher Lithografie-Hotspots nutzen.

Um festzustellen, ob der potenzielle Hotspot wirklich ein Hotspot im Kontext ist, kann die Simulation in diesen Bereichen ablaufen. Dies bietet eine Gesamtlösung mit akzeptablen Laufzeiten bei gleichzeitiger Aufrechterhaltung eines sehr hohen Vertrauens in die Ergebnisse.

Einhaltung von Designmethodik

Wachsendes Interesse erfährt die Verwendung des Musterabgleichs bei der Einhaltung definierter Designmethoden. Ein Unternehmen kann zum Beispiel mit dem Musterabgleich verifizieren, ob ausgewählte Zellen oder Geräte auf eine ganz bestimmte Weise gezeichnet sind. Diese Art der Design-Methodik-Prüfung lässt sich mit regelbasierten DRC-Ansätzen nur schwer durchführen.

Andererseits ist es einfach, bewährte Entwurfsmuster von den besten Ingenieuren zu erfassen und diese zu einem Bestandteil der gesamten DRC-Regeldateien des Unternehmens zu machen, die alle Designer auf ihren Entwürfen ablaufen lassen müssen.

Ein Designer möchte beispielsweise eine ESD- (Electrostatic Discharge) Schutzschaltung als Muster erfassen, gleichzeitig soll jedoch gewährleistet sein, dass sich keine Polygone oder Metallverdrahtung (vertikal) zwischen dem Silizium und M2 befinden. Ergänzt der Designer das Muster um eine Spezifikation die festlegt, dass der Raum im Bereich über der Schaltung frei sein muss, so kann er alle richtig gezeichneten ESD-Schaltungen aussortieren und seine Aufmerksamkeit auf das Finden und Korrigieren der verbleibenden ESD-Schaltungen richten.

Der Musterabgleich kann auch eine bestimmte Designmethode erzwingen, indem er es Designern ermöglicht, diejenigen Konfigurationen zu finden, die nicht mit den spezifizierten Mustern übereinstimmen. So kann es bei einem Unternehmen erforderlich sein, dass jede Bit-Zelle korrekt mit den Nachbarzellen ausgerichtet ist. Ein Musterabgleich wird diese Designanforderung schnell und präzise implementieren. Neben den spezifischen Entwicklungsstilen, die von Unternehmen gefordert werden, verfügen die meisten Foundries auch über eine ständig wachsende Liste mit Testmustern, Füllzellen für das Leiterbahnende und andere erforderliche oder empfohlene Muster, die von ihren Kunden regelmäßig genutzt werden müssen.