IEDM 2011 Intel stellt Transistoren der Zukunft vor

Auf dem International Electron Devices Meeting (IEDM) in Washington stellte Intel-Fellow Mark Bohr die Ansätze seiner Firma für zukünftige Transistoren vor. Neben neuen Materialen wird auch an Nanodrähten geforscht.

Die jährliche von der IEEE organisierte Konferenz beschäftigt sich primär mit der Grundlagenforschung von Halbleitermaterialien – von den 617 eingereichten Vorträgen kamen 375 von Universitäten und „nur“ 192 aus der Industrie, 50 wurden von anderen Stellen eingereicht.

Erster Sprecher war Intel-Fellow Mark Bohr, Fertigungs-Vordenker beim weltgrößten Halbleiter-Hersteller. Er erklärte, dass Moores Law ohne Innovationen und Tricks schon längst am Ende gewesen wäre, so die Einführung von gestrecktem Silizium 2003, der Ersatz der bis dahin genutzten Polysilizium-Gate-Elektrode durch das High-K/Metal-Gate 2007 und ab 2012 die Nutzung von FinFETs statt der bislang üblichen Planartransistoren.

Zu den Vorteilen der FinFETs erkärte Bohr, dass man durch die verbesserte Einwirkung auf den Ladungsträgerkanal im Vergleich zum Planar-Transistor die Gate-Breite von 30 nm damit auf 15 nm reduzieren könne. Man könne damit auch die Gate-Länge reduzieren, wodurch die parasitären Kapazitäten sinken würden – als Folge ist ein FinFET-Transistor bei 0,7 V Versorgungsspannung um 37 % schneller.

Alternativ führt der steilere Gate-Swing (Gate-Potentialänderung, die eine Drainstromänderung von 1 Dekade bewirkt) dazu, dass man auch mit einer geringeren Versorgungsspannung arbeiten und die Leistungsaufnahme reduzieren kann – konkret minus 50 % durch eine Reduktion von 0,2 V. Intels Fokus wird laut Bohr bei der zukünftigen Ivy-Bridge-Prozessor-Generation nicht darauf liegen, noch mehr Rechenleistung bereitzustellen, sondern energieeffizienter zu werden.

Welche Innovationen erwarten uns nach gestrecktem Silizium, High-K/Metal-Gate und FinFETs zukünftig?

Intel arbeitet dazu an drei Szenarien. Das erste beschäftigt sich mit neuen Materialien für den Ladungsträgerkanal, um dort eine höhere Mobilität der Löcher und Elektronen zu erzielen. Als optimal für PMOS hat sich laut Bohr Indiumantimonid (InSb) und für NMOS Indium-Gallium-Arsenid (InGaAs) herausgestellt, mit denen eine 30x höhere Mobilität erzielt werden könne. Es ist allerdings laut Bohr schwierig, beide Materialien in einem Chip zu vereinen, auch die Kosten sind eine Herausforderung.

Bilder: 3

Neue Möglichkeiten für Transistoren

Neue Möglichkeiten für Transistoren

Als zweiten Ansatz arbeitet Intel an Tunnel-Feldeffekttransistoren, bei denen bereits eine Spannung von 0,3 V ausreichen soll, um den Transistor zwischen ON und OFF zu schalten. Diese nutzen den quantenmechanischen Effekt des Tunnelns von Ladungsträgern an der Grenzfläche. Gelingt dies, könnten die Tunnel-FETs im Betrieb zehn Mal weniger Leistung aufnehmen und im Standby fast gar keine Energie mehr verbrauchen. Bei gleicher Leistungsaufnahme können sie alternativ 12x schneller schalten als heutige FETs.

Als dritte Alternative setzt Intel auf Nanodrähte. Sie haben die Form von einem Haar, jedoch sind sie etwa 2000 mal dünner. Ihr Durchmesser misst  nur einige wenige bis circa 100 nm. Hierbei ummantelt die Gate-Elektrode den Nanodraht und kann dadurch den Stromfluss im Draht optimal steuern. Außerdem scheint es theoretisch möglich, die Gate-Länge bei Transistoren basierend auf Nanodrähten auf unter zehn nm zu verkleinern. Ein besonderer Anreiz ist, dass sich die Fertigung der Nanodraht-Transistoren in die konventionelle CMOS-Prozesstechnologie einbinden lässt.

Beim sogenannten Top-down-Verfahren werden die Siliziumdrähte durch konventionelle Halbleiterprozesse hergestellt wie etwa Ätz-, Oxidationsprozesse und Beschichtungsverfahren. Beim Bottom-up-Verfahren hingegen wachsen die halbleitenden Drähte auf Siliziumsubstraten. Hierbei werden die Materialien aus der Gasphase selektiv, an vordefinierten Orten auf dem Siliziumsubstrat abgeschieden. Sind alle Parameter wie zum Beispiel Druck, Temperatur oder Gaszusammensetzung richtig optimiert, wachsen Drähte.

Einerseits hilft die Nanodraht-Architektur; Leckströme zu vermeiden. Ein weiterer Vorteil ist, dass man mit dem Bottom-up-Nanodrahtwachstum Materialien kombinieren können, die sich großflächig bisher nicht verbinden ließen. So kann z.B. Indiumarsenid als Draht direkt auf Silizium aufwachsen. Großflächig geht das jedoch nicht, denn die Atome der beiden Materialien haben im Kristall unterschiedliche Abstände. Möchte man sie großflächig verbinden, so entstehen viele Defekte und Risse im Material. Schon bei einem Durchmesser von 50 nm fallen die unterschiedlichen Gitterabstände von Kristallen jedoch nicht mehr so stark ins Gewicht – und so können Indiumarsenid-Drähte direkt auf Silizium aufwachsen.