IEDM 2019 »Die Skalierung geht mindestens zehn Jahre weiter«

Schauplatz der 65. IEDM ist das Hilton Hotel San Francisco mit dem markanten 46-stöckigen Turm.
Schauplatz der 65. IEDM ist das Hilton Hotel San Francisco mit dem markanten 46-stöckigen Turm.

Die Fortschritte in der Lithographie zur Fertigung von integrierten Schaltungen verlängern die Skalierung nach Moore’s Law um mindestens weitere zehn Jahre. EUV-Lithographiesysteme mit hoher numerischer Apertur machen es möglich.

Es wird gerne behauptet, dass Europa im weltweiten wissenschaftlichen Wettbewerb gerade in der Halbleitertechnik immer weiter zurückfällt. Das mag in der Fertigung von Halbleitern mit kleinsten Strukturgrößen stimmen, aber nicht bei der Halbleiterfertigungsausrüstung. So beschäftigte sich der Europäische Part der IEDM-Keynotes mit der Halbleiterlithographie, die weltweit bei der Abbildung fortschrittlichster Strukturen führend ist und die Marktführer TSMC, Samsung und Intel erst in die Lage versetzt, neue Prozessknoten zu erreichen, beispielsweise TSMC, die in einem eigenen Paper eine 5-nm-Technologie-Plattform unter Nutzung von EUV-Lithographie auf der IEDM vorstellen.

Martin van den Brink, CEO von ASML, beleuchtete in seiner Keynote den Beitrag, den Lithographie zur weiteren Skalierung von Halbleiter-Chips leistet. Ein wichtiger Beitrag zum Moore'schen Gesetz ist die Skalierung der Dimensionen von Halbleiterstrukturen, die durch Fortschritte in der Fotolithographie ermöglicht wird. Die Dichte der Halbleiterstrukturen hat in den letzten fünfzig Jahren enorm zugenommen. Die Einführung der Extrem-Ultraviolett-Lithographie (EUVL) in der Großserienfertigung (High Volume Manufacturing – HVM) stellt sicher, dass sich diese Zunahme der Dichte fortsetzen wird, da die Industrie in eine neue Wachstumsphase bei Halbleitern eintreten wird, die durch eine Explosion bei Medieninhalten und IoT-generierten Daten in der Cloud mit KI angetrieben wird, um neue Anwendungen und Dienstleistungen anzubieten. Die Einführung von EUVL in HVM am 7-nm-Knoten der logischen integrierten Schaltungen in diesem Jahr, wie der Einsatz bei der Herstellung von mobilen Prozessoren wie dem Exynos 9825, verfügbar in Samsung Galaxy Note 10, und Kirin 990 5G in Huaweis Mate 30 5G, ist der vorläufige Höhepunkt der Entwicklung einer Technologie, die Mitte der 80er Jahre ihren Anfang nahm und fortgesetzt wurde mit der Demonstration von EUV LLC vor 17 Jahren und die Auslieferung des ersten Alpha-Demo-Tools vor 13 Jahren.

ASML investiert in eine Produkt-Roadmap, die eine kontinuierliche Skalierung der Dimensionen mit kontinuierlichen Verbesserungen der aktuellen Plattformen für tiefes Ultraviolett (DUV) und EUV-Systemen, der High-NA-EUV-Systeme und der synergistischen Integration von Belichtungssystemen, Mess-Tools (Metrology), Berechnungsalgorithmen und Software ermöglicht. Die Auflösung in Bezug auf den minimalen Half Pitch (HPmin) wird durch HPmin = k1 Lambda/NA gegeben, wobei Lambda die Wellenlänge der Lichtquelle und NA die numerische Apertur der Abbildungsoptik ist. Synergistische Integration ist notwendig, um k1 auf seinen theoretischen Mindestwert von 0,25 zu bringen, sowie die Skalierung von Overlay und Pattern Fidelity Control, unabhängig davon, ob die Technologie EUV (Lambda = 13,5 nm) oder DUV (Lambda = 248 oder 193 nm) ist. Da ASML davon ausgeht, dass die Schrumpfung der Dimensionen von Bauelementen im Laufe des nächsten Jahrzehnts anhalten wird, sind wir davon überzeugt, dass weitere Fortschritte in dieser ganzheitlichen Lithografie-Strategie eine kostengünstige Skalierung bei der Herstellung von Halbleiterbauelementen ermöglichen werden.

Bilder: 10

Zukunft der Lithographie

ASML-CEO Martin van der Brink fasst die Trends zusammen.