Speicherschrumpfen Die 40-nm-MONOS-Flash-Technologie

Bild 1: Chip-Größenvergleich über verschiedene Prozessgenerationen.
Bild 1: Chip-Größenvergleich über verschiedene Prozessgenerationen.

Renesas Electronics hat für seinen MONOS-Flash-Speicher (Metalloxid-Nitridoxid-Silizium) einen 40-nm-Prozess entwickelt, der die Basis für die nächste 32-bit-Mikrocontoller-Architektur für automobile Anwendungen sein wird. Derartig kleine Strukturgrößen gab es bei Embedded-Flash-Speichern bislang überhaupt noch nicht. Der neue Prozess beinhaltet spezielle Funktionen für funktionelle Sicherheit und ermöglicht Hochtemperaturanwendungen bis 170 °C.

Mit dem neuen 40-nm-MONOS-Prozess greift man auf die langjährigen Erfahrungen der beiden zu Renesas Electronics fusionierten Firmen NEC Electronics und Renesas Technology zurück. Bereits kurze Zeit nach dem Zusammenschluss der beiden Firmen im Jahr 2010 hatte Renesas Electronics eine neue Produktlinie an 32-bit-MCUs (V850-Fx4-L) vorgestellt, welche die Core-Technologie des V850 mit dem 90-nm-MONOS-Flash-Prozess von Renesas kombinierte. Diese MCU-Produktfamilie wurde speziell für Steuerungen im Automobilbereich entwickelt und ist bereits am Markt verfügbar.

Der wesentliche Vorteil von MONOS-Flash-Zellen besteht darin, dass im Falle eines Zelldefektes in der Oxidschicht nicht die gesamte Ladung des Floating-Gate abfliesst und somit zu einem Datenverlust führt, sondern nur ein geringer Teil Ladung an der eigentlichen Fehlerstelle abgeleitet wird. Anders als in konventionellen Flash-Technologien, bei denen das Floating-Gate aus einem leitfähigen Material besteht, bleibt durch die Verwendung eines Isolators (Si3N4) als Floating-Gate die Flash-Zelle weiterhin mit dem programmierten Inhalt lesbar.

Die schnellen Lesezyklen werden bei der MONOS-Zelle dadurch erreicht, dass technologiebedingt für das Lesen der Zelle die gleiche Spannung verwendet werden kann, wie sie auch für die Versorgung des Prozessor-Core genutzt wird. So kann die Ausleselogik mit derselben CMOS-Technologie verwirklicht werden. Aufwendige Ladungspumpen für höhere Spannungen sind nicht nötig. Dies hat neben der höheren Geschwindigkeit auch einen niedrigeren Energiebedarf zur Folge.

Als eine strategische Entscheidung hat Renesas danach die Weiterentwicklung der MONOS-Flash-Technologie auf Grundlage eines 40-nm-Prozesses vorangetrieben. Damit ging das Unternehmen bewusst einen anderen Weg als die anderen MCU-Halbleiterhersteller, die den Zwischenschritt auf 65-nm- oder 55-nm-Technologien setzten. Damit wurden die Grundlagen geschaffen, auch für große integrierte Flash-Speicher kleinere Chipflächen zu realisieren als alle anderen MCU-Hersteller. Die gesamte Chipgröße der neuen MCU-Familien lässt sich durch diese 40-nm-Flash-Zellen auf bis zu 25 % eines vergleichbaren 90-nm-Chips bzw. etwa 50 % eines vergleichbaren 65-nm-Bauteils reduzieren (Bild 1).

Trotz dieser kleinen Zellstrukturen charakterisieren aber insbesondere die Zuverlässigkeit und die lange Datenspeicherzeit („Data Retention Time“) den neuen Prozess. Dies ist speziell für Automobilanwendungen eine der wichtigsten Voraussetzungen, um im Markt akzeptiert und erfolgreich zu sein. Mit der neuen Technologie werden für die EEPROM-Emulation 20 Jahre Datenerhalt und mindestens 125.000 Schreib-/Lesezyklen garantiert.

Der MONOS-Prozess ist zudem hervorragend skalierbar (Bild 2), das heißt, Erfahrungen und Maßnahmen aus der 90-nm-Technologie können auf die 40-nm-Technologie übertragen werden und die Eigenschaften der Zelle weiter verbessert werden. So können die Speicherstrukturen verkleinert werden, ohne die Schichtdicke des Floating-Gate zu sehr zu reduzieren, was bei einem Flash-Prozess zu wesentlichen Einschränkungen des Datenerhalts oder Einschränkungen der Schreib-/Lesezyklen führen würde.

Ein weiteres wichtiges Entwicklungskriterium des neuen Prozesses ist die Stromaufnahme der Speicherzellen bzw. der kompletten Speicherblöcke (Bild 3). Eine möglichst geringe Stromaufnahme ist ein wichtiger Aspekt für die gesamte Fahrzeugelektronik moderner Autoentwicklungen, sei es für Motorsteuerungen oder Chassis-Anwendungen, um Verbrauch und Emissionswerte zu optimieren. Und speziell für die Verwendung in batterieabhängigen Applikationen, wie elektrisch betriebene Fahrzeuge oder Fahrzeuganwendungen bei ausgeschaltetem Motor, ist die geringe Stromaufnahme ein wesentliches Unterscheidungsmerkmal zu Konkurrenzprodukten. Mit Stromwerten von etwa 0,5 mA/MHz zeigt die 40-nm-Flash-Technologie auch hier ihre Vorteile.

Schnelle Zugriffszeit und hohe Temperaturen

Zusätzlich wird die neue Technologie auch den Temperaturanforderungen moderner Fahrzeugentwicklungen gerecht, indem Umgebungstemperaturen von bis zu 170 °C mit voller Funktionssicherheit garantiert werden. Dies ist insbesondere für Regelungen im Motor- und Getriebebereich ein wesentlicher Vorteil.

Schließlich werden die einzelnen Flash-Zellen zu kompletten Speicherblöcken mit entsprechend optimierter Programmier- und Leselogik entwickelt, die eine optimale Anbindung dieser Blöcke an die verschiedenen MCU-Speichergrößenanforderungen gewährleisten. Dadurch sind Systems on Chip realisierbar, die Embedded-Flash-Speicher von 128 KB bis zu 10 MB beinhalten.

Die Zugriffsgeschwindigkeit ist ein weiterer wichtiger Parameter einer Flash-Zelle. Ähnlich wie die existierenden MONOS-Technologien in 150 nm und 90 nm wird die 40-nm-Technologie einen extrem schnellen Speicherzugriff von unter 10 ns und damit Taktfrequenzen bis zu 120 MHz erlauben. Damit ist auch ein Zwischenspeicher (Cache) erst bei Frequenzen über 100 MHz erforderlich. Der Aufwand hierfür fällt deutlich geringer aus als bei Flash-Speichern mit geringerer Zugriffszeit.

In dem 40-nm-Prozess werden bei den derzeitigen Chip-Entwicklungen etwa sechs bis sieben Metallschichten zur Verdrahtung und Abschirmung innerhalb der MCUs verwendet, wobei der 40-nm-MONOS-Prozess bis zu elf Metallschichten unterstützt. Im Wesentlichen bestehen diese Metallschichten aus einer Kupfer-Aluminium-Legierung, die weit bessere Lebenszeiten garantiert als reine Kupferschicht-Technologien.

Automotive-Chips, die auf dem neuen 40-nm-MONOS-Prozess derzeit entwickelt werden, werden auf Grundlage der Anforderungen des Standards ISO26262 zur funktionalen Sicherheit entwickelt. Dabei enthalten die Mikroprozessoren verschiedenste Hardware-Maßnahmen, die das Erreichen der Sicherheitsziele von ASIL-A bis ASIL-D wesentlich vereinfachen. Es werden sowohl Funktionen, die der Anwender nutzen kann (bspw. Speicherschutzmechnismen, Laufzeitüberwachungen), als auch dedizierte Sicherheitsmaßnahmen (bspw. Fehlerkorrektur auf RAM/Flash, redundante Cores, Taktüberwachung, Spannungsüberwachung, Selbsttests) in die Chips integriert. Insgesamt ist es das Ziel, auch höchste Anforderungen, das heißt bis zu ASIL-D-Zertifizierungen, mit der neuen Produktlinie zu unterstützen.

Die neue 32-bit-MCU-Generation mit dem V850-Prozessor-Core und dem 40-nm-Flash-Speicher wird verschiedene Anwendungsgebiete mit unterschiedlichen Chip-Konfigurationen abdecken. So werden unterschiedliche Core-Subsysteme entwickelt, um Automobilanforderungen von einfachen Single-Core-Applikationen bis hin zu komplexen Multicore-Systemen, inklusive sogenannter Lock-Step-Prozessoren, zu unterstützen (Bild 4).

Ein wichtiger Entwicklungsgrundsatz ist das „Familienkonzept“. Dies stellt sicher, dass gleiche Prozessor-Cores und Core-Subsysteme, definierte Bussysteme und optimierte Peripheral-IPs über alle MCU-Familien und die entsprechenden Applikationssegmente gleich eingesetzt werden, um Anwender-Software skalierbar und vor allem in unterschiedlichen Applikationen wiederverwendbar zu programmieren. In der Konsequenz führt dieses Konzept dann auch zu qualifizierter und robuster Autosar-Unterstützung für alle 32-bit-MCU-Familien.

Mikrocontroller dieser neuen Familie werden in der zweiten Hälfte 2012 bemustert und 2013 nach Automobilstandard qualifiziert. Ob der MONOS-Prozess dann auch für die übernächste MCU-Generation verwendet wird, wird derzeit noch in den Testlaboren von Renesas evaluiert, da für den 32/28-nm-Technologieschritt neben der MONOS-Technologie auch andere Speichertechnologien wie beispielsweise MRAM als mögliche Kandidaten untersucht werden.