ARM Techcon 2011 Chips werden noch 10 Jahre schrumpfen

Bei der diesjährigen ARM-Entwicklerkonferenz in Santa Clara, erklärte TSMCs Entwicklungschef Dr. Shang-Yi Chiang in seiner Keynote, dass die Prozessgeometrien für Halbleiter auch in den nächsten 10 Jahren schrumpfen werden – erst bei 7 nm soll Schluss sein.

Laut Dr. Chiang wird die 20-nm-Generation allerdings die letzte sein, die mit herkömmlichen Planartransistoren arbeiten wird. Ab 14 nm wird auch TSMC FinFET-Transistoren einsetzen, wie es Intel bereits ab 2012 mit der 22-nm-Generation machen wird.

Ab 7 nm wird nicht die Technik, sondern die Wirtschaftlichkeit die Grenze sein, erklärte Chiang weiter. Von Chip-Generation zu Chip-Generation seien die Kosten immer weiter angestiegen, als beim Übergang der vorherigen Generation. Deswegen sei eine wirtschaftliche Fertigung unterhalb von 7 nm aus heutiger Sicht unwahrscheinlich.

Chiang erklärte weiter, dass TSMC in der 28-nm-Geometrie neben einem High-Performance-Low-Power-Prozess (HPL) zukünftig auch einen speziell für Mobilgeräte optimierten High-Performance-Prozess (HPM) anbieten werde, der noch geringere Leckströme aufweisen wird.

Walden C. Rhines, CEO von Mentor Graphics, setzte sich in einer zweiten Keynote mit der Profitabilität von Chip-Firmen und der Produkt-Differenzierung auseinander.

Bilder: 4

Fakten von der Keynote

Folien von den Keynotes zur weiteren Verkleinerung der Prozessgeometrien.

Dabei wurde deutlich, dass die Hersteller in den Produktsegmenten, in denen sich nur vergleichsweise wenige Firmen tummeln und die Produkte durch individuelle IP nicht beliebig austauschbar sind (wie z.B. bei Speichern), die höchsten Margen erzielt werden – konkret liegt dabei die FPGA-Industrie noch vor den Analog-Chip-Herstellern. Bei den Halbleiterfirmen, welche die höchsten Bruttogewinnmargen (Umsatz minus produktbezogene Kosten geteilt durch Umsatz) erzielen, wird die Top-10-Liste von Linear Technology vor Altera und PMC-Sierra angeführt.

Chi-Ping Hsu, Senior Vice President beim EDA-Tool Hersteller Cadence, präsentierte in seinem Vortrag dramatische Kostensteigerungen im Zusammenhang mit dem Übergang von der 32/28-nm-Chipgerneration zu 22/20 nm. Allein die Investitionen für die Prozessentwicklung stiegen von 1,2 Mrd. Dollar auf 2,1 bis 3 Mrd. Dollar an. Während die Designkosten für einen Chip im 32/28-Prozess zwischen 40 und 90 Mio. Dollar liegen, steigen diese Kosten laut Hsu bei 22 nm auf 120 bis 500 Mio. Dollar an.

Die Folge: Während der „Break-Even-Punkt“, wo diese Kosten wieder reingeholt werden, bei einem 32-nm-Chip bei „nur“ 30-40 Mio. verkauften Stück liegen, müssen von einem 22-nm-Chip 60 bis 100 Mio. Stück verkauft werden. Anders formuliert: Die Anzahl der Märkte, für die sich die Fertigung von 22/20-nm-Chips lohnt, sinkt.