Open-Source-Hardware RISC-V Bereit für die Serie

Interview mit Cesare Garlati, Chief Security Strategist bei der prpl Foundation.
Interview mit Cesare Garlati, Chief Security Strategist bei der prpl Foundation.

Auf der Basis der Befehlssatzarchitektur RISC-V von der Universität in Berkeley werden inzwischen Prozessorkerne als IP und SoCs entwickelt. Cesare Cesare Garlati, Chefstratege für Sicherheit der prpl Foundation, verfolgt die Entwicklung aufmerksam.

Auf der diesjährigen embedded world Conference dominiert RISC-V den Block »Hardware Engineering«. Einer der Referenten ist Cesare Cesare Garlati, der die Entwicklung von RISC-V begleitet. Er ist Key Member der RISC-V Sicherheitsgruppe und Gründer von Hex Five Secutity – dem Hersteller des ersten Trusted Execution Environment (TEE) für RISC-V. Cesare Garlati beschäftigt sich intensiv mit Sicherheitsaspekten und äußert er sich im Interview zum aktuellen technischen Stand.

 

?   Herr Garlati, wie weit ist die Entwicklung eines RISC-V-Wirtschaftsökosystems inzwischen fortgeschritten?

!   Cesare Garlati: Das RISC-V-Wirtschaftsökosystem ist seit seinen Anfängen als Forschungsprojekt an der kalifornischen Universität in Berkeley enorm gewachsen. Zum vierten Quartal 2018 zählt die RISC-V Foundation mehr als 220 Mitglieder aus 27 Ländern. Viele Open-Source- und kommerzielle RISC-V-Prozessorkerne sind verfügbar und es gibt ein robustes Angebot aus Peripheriegeräten, Entwicklungs- und Softwaretools.

Heute finden Sie ein breites Spektrum an RISC-V-Systemen, die alles abdecken, von kleinen 8-bit-Mikrocontrollern bis hin zu 64-bit-Quad-Core-Prozessoren für Linux – und ein noch leistungsfähigerer 128-bit-Superskalar-Prozessor (BOOM – Berkeley Out-of-Order Machine) ist bei der Universität in Berkeley in Vorbereitung.

 

?   Welche Informationsquellen stehen SoC/FPGA-Designern zur Verfügung?

!   Garlati: Der beste Ausgangspunkt ist die Internet-Site der RISC-V Foundation risc-v.org. Von dort aus können Entwickler auf Anbieter-Seiten, zu Open-Source-Tools und IP-Cores zugreifen.

Genauer gesagt: Ich kenne 70 RISC-V-Prozessorkerne, die entweder heute verfügbar sind oder im Laufe dieses Jahres veröffentlicht werden sollen – eine gute Mischung aus Open-Source- und kommerziellen Prozessorkernen und Peripherieschaltungen. Diese können als Softcores auf FPGA-Plattformen wie dem »Arty«-Entwicklungsmodul von Xilinx und auf anderen FPGA-Entwicklungsmodulen wie z.B. von Gowin Semiconductors implementiert werden.

Auch sind preiswerte Entwicklungsmodule mit fertigen Si-Chips erhältlich, z.B. von Microsemi – jetzt ein Tochterunternehmen von Microchip und das »HiFive1« von SiFive für nur 59 US-Dollar.

 

?   Worin unterscheiden sich die RISC-V-Prozessoren?

!   Garlati: Mir sind ca. 70 Prozessoren bekannt – zwölf davon sind als Open-Source-IP verfügbar, über die GitHub-Server. Die Links sind auf der Website der RISC-V Foundation veröffentlicht. Sie reichen von Mikrocontrollern mit sehr geringer Gate-Zahl über Linux-fähige 64-bit-Prozessoren mit vier Kernen bis hin zum 128-bit Superskalar-Prozessor, der als Berkeley Out of Order Machine (BOOM) bekannt ist.

Auf der IC-Seite sind SoCs von SiFive für den E31 – ein 32-bit-Mikrocontroller – und den U540 – ein Linux-fähiges SoC mit fünf Prozessorkernen – erhältlich; außerdem hat Greenwaves Technologies ein SoC mit acht Prozessorkernen mit dem Namen GAP8 im Angebot.

Microsemi hat erst im Dezember 2018 ein PolarFire RISC-V-SoC angekündigt. Es bietet einen Linux-fähigen Satz von Hardcores in Kombination mit konfigurierbarem FPGA auf einem einzigen Chip – ein sehr faszinierendes Angebot, das die Flexibilität des FPGA mit der Geschwindigkeit und geringen Leistungsaufnahme von Silizium kombiniert.

Viele weitere SoCs befinden sich in der Entwicklung und wir erwarten, dass 2019 ein Rekord-Wachstumsjahr für die RISC-V-Community wird.

 

?   Wie ausgereift sind die RISC-V-IPs?

!   Garlati: Ausgehend von der Softwareseite – die Entwicklung der Compiler, Bibliotheken und Werkzeugketten erfolgte zuerst und sie sind ausgereift genug für die Produktion. Die Entwicklung der Linux-Unterstützung für RISC-V wurde mit der Version 4.19 ebenfalls vorher abgeschlossen, sodass Linux gebootet und unterstützt werden kann.

Auf der Seite der Prozessorkerne gibt es neben den Open-Source-Cores fünf kommerzielle Anbieter von RISC-V-Cores mit vollständiger Validierung und Unterstützung: Andes, Codasip, Esperanto, SiFive und Syntacore.

 

?   Was ist zu beachten, wenn IPs für SoCs/FPGAs in Industrie, Medizin oder Automobil-Anwendungen verwendet werden sollen?

!   Garlati: RISC-V hat einen ausreichenden Reifegrad erreicht, sodass keine zusätzlichen Vorsichtsmaßnahmen – über das Maß hinaus, was Entwickler normalerweise für Anwendungen im Bereich sicherheitskritischer Anwendungen zum Schutz vor Gefahren ergreifen würden – erforderlich sind, um RISC-V-IPs für Anwendungen dieser Art zu berücksichtigen.

Tatsächlich nehmen viele Anwender wahr, dass der offene Charakter von RISC-V ein Maß an Transparenz bietet, das sie bei vorherigen IP-Anbietern nicht hatten, und das auch das Risiko verringert, dass nationale Organisationen Sicherheitslücken einbauen und nutzen.

Für sicherheitskritische Anwendungen wird ein robustes, industrieübliches Trusted Execution Environment (TEE) empfohlen – zum Beispiel MultiZone Security von Hex Five, das erste TEE für RISC-V, das eine unbegrenzte Anzahl von sicheren »Zonen« ohne zusätzliche spezielle Hardware bietet.

 

?   Wie kann ein SoC/FPGA mit einem Open-Source-RISC-V-Core geschützt werden?

!   Garlati: Es gibt einen gemeinsamen Konsens unter den Sicherheitsexperten: Sicherheit durch Verdunklung – also zu verbergen, wie die Dinge gemacht werden, um sie zu schützen – hat nie funktioniert. Stattdessen sollte die Sicherheit so offen und transparent wie möglich sein und auf dem Konzept der Sicherheit durch Separation vom Kern bis zur Anwendungsebene basieren. RISC-V enthält die modernsten Sicherheitsfunktionen oder »Hardware-Hooks« die in einer Befehlssatzarchitektur (ISA – Instruction Set Architecture) verfügbar sind. Sie definiert bis zu vier Vertrauensringe (Rings of Trust), sichere Interrupt-Verarbeitung und ein einzigartiges Speicherschutzkonzept namens Physical Memory Protection (PMP), das direkt im Kern integriert und an die höchste Stufe für Zugriffsrechte gebunden ist.

Um darauf aufbauen zu können, haben Unternehmen Sicherheitsangebote entwickelt und freigegeben, die wichtige Sicherheitselemente bereitstellen – wie z.B. Krypto-Bibliotheken, Root of Trust und Mulit-Domain Trusted Execution Environments auf Basis des Standards RISC-V-ISA.

 

?   Wie ausgereift ist die Umgebung für die Entwicklung von RISC-V-SoCs und RISC-V-FPGAs?

!   Garlati: RISC-V ist offen und einsatzbereit – alle großen SoC-Anbieter und Cloud-Anbieter sind dabei mit RISC-V-Produkte zu entwickeln, die entweder öffentlich zugänglich oder für den internen Gebrauch sind. Ich verweise hier nur auf die Ankündigung von Western Digital [1].

 

?   Was müssen Entwickler beim Aufbau eines Embedded-Systems mit einem RISC-V-Prozessor beachten?

!   Garlati: Zusätzlich zur Sicherstellung, dass die richtigen Komponenten entweder in der Open-Source-Community oder kommerziell für RISC-V verfügbar sind, sollte ein Embedded-¬Entwickler prüfen, ob es eine Möglichkeit gibt, die Vorteile der von RISC-V unterstützten kundenspezifischen Befehlserweiterungen zu nutzen. Die Hälfte des Befehlsraums sind Standardbefehle, die allgemein unterstützt werden, damit die Software auf allen RISC-V-Plattformen ausgeführt werden kann.
Die andere Hälfte steht für kundenspezifische Erweiterungen zur Verfügung, die Entwickler speziell für ihre Anwendung einbinden können. Einige der kommerziellen RISC-V-IP-Anbieter bieten leistungsfähige Erweiterungen für die KI-/ML-Beschleunigung und andere wichtige Funktionen.

 

?   Was müssen Software-Entwickler beachten, wenn sie die Software für RISC-V optimieren wollen?

!   Garlati: Da die Entwicklung der Werkzeugkette vollständig vorgelagert wurde, gibt es hier nicht wirklich viel zu beachten – es ist wie bei der Entwicklung auf einer anderen ausgereiften Prozessorplattform.

Auf der Betriebssystemseite wurden die meisten der wichtigsten Betriebssysteme auf RISC-V portiert, aber es lohnt sich die Unterstützung zu überprüfen und, wenn das Betriebssystem noch nicht unterstützt wird, sich an ihren RISC-V-Anbieter zu wenden, damit er bei der Anpassung hilft.

 

Literatur

[1] Open-Source-Prozessor von Western Digital. Elektronik.de, 7.12.2018, www.elektroniknet.de/elektronik/halbleiter/open-source-prozessor-von-western-digital-160682.html

 

Cesare Garlati

ist ein international anerkannter Experte in der Informationssicherheit. Bevor er Chefstratege für Sicherheit bei der prpl Foundation wurde war er als Vizepräsident für mobile Sicherheit bei Trend Micro tätig.

Garlati ist ein langjähriger Unterstützer der RISC-V Foundation, ein wichtiges Mitglied der RISC-V-Sicherheitsgruppe und Mitgründer von Hex Five Security.

Er hat einen Master-Abschluss der Universität von Kalifornien in Betriebswirtschaft (MBA), einen Master-Abschluss in Elektrotechnik und Informatik sowie Zertifizierungen von Microsoft, Cisco und Oracle – und er ist ein Fellow der Cloud Security Alliance, wo er die Gruppe für Mobilgeräte- und IoT-Sicherheit gründete und leitete.

cesare@prplFoundation.org

 

 

prpl Foundation

Die prpl Foundation ist eine Open-Source- und Standardisierungsorganisation mit Mitgliedern aus allen Bereichen der Branche. Chip-Hersteller und Gerätehersteller arbeiten mit Softwareanbietern und Internetdienstanbietern zusammen. Ziel der Stiftung ist es, die nächste Generation von Industrieökosystemen zu schaffen, das die Gesellschaft der Zukunft antreibt.

Im Zeitalter des Internet der Dinge (IoT) können Wirtschaftsökosysteme nur durch Offenheit und Zusammenarbeit wachsen. Daher arbeitet die prpl Foundation ausschließlich an Community-basierten Open-Source-Projekten und branchenübergreifenden Spezifikationen.Neben den eigenen Projekten unterstützt die Stiftung wichtige Community-Initiativen im Zusammenhang mit den strategischen Zielen der prpl Foundation. Diese Unterstützung kann von Brancheneinblicken über Direktfinanzierung bis hin zur Beschaffung von Kapital unter den Mitgliedsunternehmen und der gesamten Branche reichen.

Durch die Kombination dieser verschiedenen Mechanismen schafft die prpl Foundation eine Brücke zwischen einigen der besten Köpfe im Open-Source-Bereich und seinen Mitgliedern. Durch diese technische Gemeinschaft wird die Arbeit der Stiftung zusätzliche Werte und Differenzierungsmöglichkeiten für Unternehmen schaffen, die mit der prpl Foundation zusammenarbeiten.