Time Sensitive Networking Startklar für ASICs

Entwicklungskit für TSN-fähige ASICs

Seit rund fünf Jahren arbeitet TTTech daran, IEEE TSN einfach verfügbar zu machen. Das Ergebnis ist ein modulares Entwicklungskit für OPC-UA-over-TSN-Endgeräte (Bild 1). Die Lösung IP Core Flex von TTTech Industrial wurde für die Integration in Mikrocontroller, Multiprotokollchips sowie ASIC oder ASSPs entwickelt. Einige Hersteller von Chips für die Industrieautomatisierung arbeiten bereits an der Integration. Mit der Verfügbarkeit kann rund um den Jahreswechsel 2020/21 gerechnet werden. Um die Philosophie der offenen Standards durchgängig zu ermöglichen, wurden bei der Entwicklung darauf geachtet, keine proprietären APIs
einzuführen. Außerdem wird es dem Benutzer ermöglicht, mithilfe der Kombination aus Software und Chip-IP (Konfiguration-)Abläufe so durchzuführen, wie sie von den verschiedenen Standards vorgesehen sind. Dadurch entfällt einer großer Teil von spezifischer Dokumentation für das TSN IP.

Das Entwicklungskit enthält den VHDL-Code des Switched Endpoint TSN IPs für die Chip-Integration, die notwendigen Gerätetreiber als Open Source für Linux, sowie eine auf dem Yocto-Projekt basierende Umgebung. Letztere sorgt für die Integration der notwendigen Managementprotokollstacks und erlaubt auch eine kundenspezifische Erweiterung für eigene Geräte. Eine Intel-SoC-basierte Referenzimplementierung zeigt, wie sich mit dem Referenzkit ein vollwertiger, industrieller Switched Endpoint erstellen lässt.

Die direkte Integration eines Endpunktes erlaubte es, die für die Managementprotokolle notwendige CPU auch für Echtzeitanwendungen einzusetzen, ohne dass hierfür weitere Hardware notwendig wäre. Damit lassen sich hoch inte­grierte Steuerungskomponenten realisieren. Das TSN IP stellt keine besonderen Anforderungen an den eingesetzten Ethernet PHY und erlaubt die Anbindung über alle gängigen Schnittstellen, wie zum Beispiel RGMII und SGMII. Durch die umfangreiche Softwareunterstützung ist es möglich, auf der Lösung basierende Geräte in wenigen Schritten über das Netzwerk über NETCONF/YANG vollständig zu administrieren. Für die Erstellung von zeitkritischen Datenströmen steht auch Slate XNS als Netzwerkplanungssoftware zur Verfügung, mit dem jeder NETCONF/YANG-kompatible Switch oder Endpoint angesprochen werden kann.

Flex IP Core unterstützt derzeit IEEE 802.1AS-rev, 1588v2, 802.1Qbv, 802.1Qbu, 802.1CB und die notwendigen Mechanismen für zentrale Konfiguration aus 802.1Qcc, demnächst auch 802.1Qci.

Anwendungen in der Praxis

OPC UA ist bereits in Echtzeitsteuerungen angekommen. OPC UA PubSub ermöglicht die Integration auch in Feld­geräte. Damit kann eine durchgängige Technologie bei gleichzeitiger Erhaltung der Echtzeitfähigkeit durch die Kombination mit IEEE TSN bereitgestellt werden. Viele Mikrocontroller und -prozessoren für Industrieanwendungen enthalten heute schon eine echtzeitfähige Ethernet-Schnittstelle oder sogar zwei. In beiden Fällen kann das TSN IP als Hardware­grundlage für Ethernet-Echtzeitproto­kolle eingesetzt werden. Im Falle der
Integration von zwei oder mehr Schnittstellen erlauben die Switch-Funktionen auch eine Weiterleitung von Paketen mit voller Geschwindigkeit (bis zu 1 Gbit/s) ohne die CPU zu belasten. Dadurch lassen sich Linientopologien effizient implementieren. Solche Aufbauten mit vier Linien zu jeweils 50 Geräten werden laufend für Integrations- und Systemtests herangezogen.

In Multiprotokollchips kann der TSN-IP-Core dazu verwendet werden, eine Brücke zu speziellen Feldbusimplementierungen wie EtherCAT bereitzustellen. Dafür werden beide Cores in einem Chip über einen internen Bus und mithilfe
von eingebetteter Software auf Echtzeitprozessoren verbunden. Das erlaubt für Brownfield-Anwendungen die Nutzung der Flexibilität und der hohen Band­-
breite in größeren Netzen ohne spezielle Maschinen sofort umstellen zu müssen. Noch einfacher ist die Integration von Protokollen, die keine besonderen Anforderungen an Ethernet haben, wie zum Beispiel PROFINET oder SERCOS. Sie können direkt mittels Software auf Basis des Chip-IP implementiert werden und gleichzeitig von den erweiterten Funktionen profitieren.

Zusammenfassung

Die Standardisierung von TSN ist nun abgeschlossen, allerdings stehen viele Endnutzer vor dem Problem, TSN noch nicht einsetzen können, weil gängige Chips wie Multiprotokollchips, Prozessen oder Mikrokontroller diese Technologie noch nicht unterstützen. Diesen Schritt soll das Entwicklungskit Flex IP Core beschleunigen. Durch die parallele Entwicklung von Chip-IP und eingebetteter Software erhalten Hersteller eine gut integrierte und getestete Lösung, die einen geringeren Entwicklungsaufwand und eine schnellere Markteinführung erlaubt.

 

Der Autor

Patrick Loschmidt ist Teamleiter im Produkt­management Deterministic Ethernet bei TTTech Industrial und verantwortlich für das Time-Sensitive-Networking-Produktportfolio. Dazu gehört FPGA- und ASIC-IP, Embedded Software sowie Konfigurations-Software für TSN mit Fokus auf OPC UA PubSub.