Einfluss der Pinbelegung auf Symmetrie und Störabstrahlung EMV-Untersuchungen an einem FlexRay-Steckermodell

Bei differenziellen Signalübertragungssystemen mit hoher Datenrate wie dem FlexRay-Bus sind die parasitären Eigenschaften der Buskomponenten zu berücksichtigen. In diesem Fall spielt die Symmetrie des physikalischen Aufbaus der Buskomponente aus Sicht der Signalintegrität und auch auf Grund...

Jedes komplexe SoC-Design erfordert mehrere iterative Entwurfsdurchläufe, bevor das beabsichtigte Designziel erreicht ist. Gegenwärtig dauern die Durchläufe für das Design, die Verifikation und die Detailausarbeitung zu lange und verzögern den Zeitpunkt des möglichen Markteintritts oder sind, sobald sie in ein Gesamtsystem integriert werden, sogar für dessen Fehlfunktion verantwortlich. Vielfach muss ein Produkt für die Vermarktung freigegeben werden, bevor verifiziert werden konnte, dass die Schaltung die Designspezifikationen erfüllt. Der Chip wird in der Hoffnung produziert, dass alles gut gehen wird. Diese Herangehensweise ist nicht optimal/empfehlenswert!

Einfluss der Pinbelegung auf Symmetrie und Störabstrahlung

Bei differenziellen Signalübertragungssystemen mit hoher Datenrate wie dem FlexRay-Bus sind die parasitären Eigenschaften der Buskomponenten zu berücksichtigen. In diesem Fall spielt die Symmetrie des physikalischen Aufbaus der Buskomponente aus Sicht der Signalintegrität und auch auf Grund der EMV eine maßgebliche Rolle [1, 2, 3]. Die folgenden Ausführungen machen deutlich, welchen Einfluss die Pinbelegung bzw. die symmetrische Anordnung der FlexRay-Stecker-Pins bei einem mehrfachen FlexRay-Anschluss im Steuergerät auf die Symmetrie und auf die Störabstrahlung hat.

Erhebungen der Electronic Market Forecasters (Juni 2003) lassen den Schluss zu, dass die meisten Embedded-Systeme die an sie gestellten Anforderungen nicht erfüllen: 70 % aller Embedded-Systeme verfehlen die geplante Leistungsfähigkeit um mehr als 10 %. Dies müsste nicht sein, zumal eine gute Umgebung für Hardware/Software-Design und -Verifikation sowohl funktionale als auch Firmware-Probleme erkennt und dafür sorgt, dass das Designziel erreicht wird, bevor die Entscheidung für die Siliziumproduktion fällt.

Zur Beurteilung dieser Lösungen werden verschiedene Simulationen durchgeführt und die erhaltenen Ergebnisse durch Messungen verifiziert. Dabei bietet sich eine Methodik an, die auf einer Kombination von Feldberechnung, Streuparameterbestimmung und Netzwerksimulation basiert.

Methodik stützt sich auf zwei verschiedene Simulationswege

Ausgangspunkt für die Untersuchung des FlexRay-Steckers bildet ein Prozess mit verschiedenen Phasen, die in einer festen Reihenfolge durchlaufen werden (Bild 1). Dabei werden zwei verschiedene Simulationswege verwendet: einerseits über die Feldberechnung (Momentenmethode) und anderseits über die Schaltungssimulation (PSpice). Aus den Simulationsergebnissen werden in beiden Fällen die „Mixed-Mode-Streuparameter“ (vgl. [4, 5]) berechnet und abschließend mit den entsprechenden Messungen verglichen. Die einzelnen Schritte werden im Folgenden näher erläutert.

Mentor Graphics bietet eine Software-Umgebung für das Hardware/ Software-Design und die Verifikation an, die alle Funktionen umfasst, die für Designeingabe, Verifikation, Analyse und Ausarbeitung notwendig sind, um die Spezifikation des Chips und des Systems umzusetzen. Da dieses Paket mit integrierten Werkzeugen insbesondere ARM-Plattformen unterstützt, verkürzt es die anfängliche Designeingabe und die Verifikation ARM-basierter SoCs und erhöht so die Chance auf einen erfolgreichen Abschluss des ersten Designdurchlaufs. Dies wird mit zwei Werkzeugpaketen durchgeführt, die jeweils kritische Bereiche der Chipschaltungseingabe und Iterationsschleifen adressieren:

  • Das Programmpaket Platform Express (Bild 1) sorgt für eine schnelle Erfassung der Schaltung und erzeugt Verifikationsumgebungen für ARM-Plattform-SoCs. Außerdem beschleunigt sie die Eingabe von Änderungen und die erneute Generierung der Verifikationsumgebungen.
  • Die Software Seamless CVE verifiziert im Anschluss daran die korrekte Interaktion zwischen der Hardware des Chips und der Software und identifiziert Bereiche, für die die Hardware/Software-Partitionierung verbessert werden kann (Bild 2).