Dynamische I/O für RCP- und HIL-Anwendungen

Mit dem DS5203 bringt dSpace ein direkt an der I/O-Schnittstelle einsetzbares, frei programmierbares FPGA-Board auf den Markt, mit dem sich unter anderem bei der Signalvorverarbeitung und der Berechnung von Modellen eine hohe Flexibilität erreichen lässt.

Dies ist vor allem für Modell-Berechnungen mit hohen Dynamikanforderungen interessant, um die immer kürzer werdenden Zykluszeiten zu beherrschen. Typische Einsatzbereiche sind die Entwicklung zylinderinnendruckbasierter Regelungen, die Klopfsignalanalyse oder auch die Beherrschung hochdynamischer Effekte an Leistungsendstufen, was unter anderem bei der Entwicklung von Elektromotoren unverzichtbar ist.

Das FPGA Board enthält einen programmierbaren Virtex-5-SX95-FPGA von Xilinx, der den Kern eines dSpace-Echtzeitsystems – beispielsweise das Prozessor-Board DS1006 – ersetzt, um Berechnungsaufgaben mit besonders hohen Zykluszeit-Anforderungen zu übernehmen. Dank dem parallelen Arbeiten seiner Logikelemente erreicht dieser FPGA die hierfür notwendige Rechenleistung. Hinzu kommt, dass der FPGA auf dem DS5203 direkt mit dem I/O verbunden ist, so dass sich Wandler bei kurzer Latenz und mit ihrer ganzen Bandbreite nutzen und sich schnelle Regelschleifen implementieren lassen.

Zudem lässt sich der FPGA mittels grafischer Modellierung konfigurieren. Hierfür bietet sich beispielsweise der Xilinx System Generator (XSG) an, ein Simulink-Blockset zur Konfiguration von Xilinx-FPGAs. Um das XSG-Modell mit den Schnittstellen des FPGAs zu verbinden, bietet dSpace zum DS5203 auch die passende Software – das RTI FPGA Programming Blockset, welches jedoch außerhalb Europas und Asien nur eingeschränkt verfügbar ist. Das Blockset erlaubt sowohl ein unkompliziertes Anbinden der I/O-Treiberbausteine der I/O-Karte als auch das Modellieren der Verbindung zu einer Prozessorkarte. Beim Einsatz des FPGA-Boards lassen sich Synthese, Build-Prozess und Programmierung des FPGAs bzw. Prozessors direkt aus Simulink starten, so dass sich die Handhabung des FPGAs einfach gestaltet.

Darüber hinaus lässt sich die FPGA-Applikation bereits offline simulieren – sprich noch bevor sie auf das Echtzeitsystem geladen wird. Während der Offline-Simulation hat der Anwender zusätzlich die Möglichkeit, das Zusammenspiel von Prozessor- und FPGA-Modell zu untersuchen. Dadurch kann der Anwender flexibel auf geänderte Anforderungen reagieren, zum Beispiel beim Einsatz neuer Schnittstellen oder bei der Anpassung der auf den FPGA ausgelagerten Modellanteile.