Schwerpunkte

Xilinx’ ZYNQ-Familie

Dual-Core-Cortex-A9 und FPGA-Logik vereint

19. Juli 2012, 11:31 Uhr   |  Von Dirk Schmitz, dedizierter Xilinx FAE von Silica


Fortsetzung des Artikels von Teil 3 .

AXI Interface

Als Interface zwischen Prozessorblock und der programmierbaren Logik dient das AXI-Interface aus der ARM AMBA Spezifikation. Es handelt sich bei AXI nicht um einen BUS, sondern um eine Definition für eine Schnittstelle. Statt einen typischen Bus zu verwenden, arbeitet man mit einer nachgeschalteten Switch. Dieser Ansatz ermöglicht eine erheblich bessere Leistung und Flexibilität im FPGA-System, weil zwei oder mehr Master über die AXI-Switch gleichzeitig auf verschiedene Slaves zugreifen können, ohne sich gegenseitig zu behindern.

Um die Leistungsansprüche optimal umzusetzen, stehen drei verschiedene AXI-Optimierungen zur Auswahl. AXI Memory Map ist für allgemeine Anwendungen optimiert; also der beste Kompromiss zwischen Performance und Platzverbrauch. AXI-Lite hingegen spart Logik ein, ist aber eher für langsamere Peripherie (GPIO, UART, I2C, etc.) geeignet. Für einen extremen Datendurchsatz ist hingegen AXI-Stream die beste Wahl. Hiermit werden große Datenströme transportiert, wie beispielsweise ein kontinuierlicher Video Stream.

Eigene Peripherie

Die wahre Stärke des ZYNQ ist die selbst definierbare Peripherie: Hier lassen sich fehlende Komponenten des Prozessorblocks oder spezielle Anwendungen implementieren. Auch nachträgliche Funktionserweiterungen oder Updates, je nach Marktänderungen oder Endkundenwunsch, werden so problemlos möglich. Beispielsweise könnten Sie ein Kamerainterface inklusive Filterfunktionen im FPGA-Teil realisieren, ohne sich auf spezielle Standards oder eine Auflösung festlegen zu müssen.
Sobald der FPGA-Teil benötigt wird, lassen sich spezielle dafür vorgesehene Interconnects via XPS-GUI freischalten – insgesamt vier AXI-Memory Mapped und vier AXI-Lite Schnittstellen stehen dazu am Prozessorblock zur Verfügung. Xilinx bietet dazu eine reichhaltige Auswahl vorgefertigter Soft-IP Peripherals. Sobald eine komplette Eigenentwicklung ansteht, bietet Xilinx VHDL und C Templates, um das Design möglichst einfach und reibungslos einzubinden. Sollte die Anwendung extreme Leistungsanforderungen haben, steht noch ein ACP (Advanced Coherency Port) zur Verfügung, der einen direkten Zugriff auf die Caches des Prozessorblocks erlaubt.

Evaluation Boards

Auch erste Evaluation sind seit Juni bestellbar, die dann ab Ende Juli/Anfang August ausgeliefert werden. Die aktuell interessantesten Vertreter sind das ZC702 Board von Xilinx (www.Xilinx.com/ZC702), sowie das ZED-Board (www.zedboard.org). Die Boards lassen sich sehr gut auf die speziellen Kundenanforderungen anpassen, weil diese über FMC (FPGA Mezzanine Card) Erweiterungsslots verfügen. So kann der Entwickler beispielsweise das KC702 Board sehr einfach auf Videoapplikationen aufrüsten, indem ein FMC-Kamerainterface angeschlossen wird. Das ZED-Board verfügt zudem über weitere Pmod Anschlüsse, die zusätzliche Erweiterungen ermöglichen. Das Pmod Interface wurde von der Firma Digilent Inc entwickelt. Der Fokus liegt, gegenüber typischer FMC-Karten, bei kleineren und einfacheren Anwendungen: AD/DA-Wandler-Karten, Temperatursensoren, Bluetooth oder WLAN-Interface. Inzwischen haben auch Hersteller wie TI, Analog Devices oder Maxim nützliche PMOD Plug-Ins im Angebot. Mehr Informationen zu diesem Thema steht unter www.em.Avnet.com/DRC zur Verfügung.

Seite 4 von 4

1. Dual-Core-Cortex-A9 und FPGA-Logik vereint
2. Konfiguration
3. Toolchain
4. AXI Interface

Auf Facebook teilen Auf Twitter teilen Auf Linkedin teilen Via Mail teilen