Spannungsregelung Nur effizient reicht nicht

Angesichts der immer drängender werdenden Forderungen nach effizienten Stromversorgungen für Computer- und Speicher-Applikationen ist es mit einer hocheffizienten Leistungswandlung nicht mehr getan. Die Hersteller von Prozessoren für Embedded- und Enterprise-Anwendungen richten ihre Aufmerksamkeit deshalb verstärkt auf Aspekte wie die Phasenabschaltung, den Wirkungsgrad bei geringer Last und eine noch schnellere Ausregelung von Störtransienten.

Während die Abmessungen der Prozessoren immer kleiner werden und ständig neue Prozessoren auf den Markt kommen, kämpfen die führenden Anbieter um Marktanteile, wobei der Stromverbrauch der endgültigen Systeme zu einem wichtigen Kriterium geworden ist. Dies gilt ganz speziell für Strom-sparinitiativen mit verbessertem Einschwingverhalten, die Bestandteil von Stromversorgungslösungen für Computer sind.

Wegen der niedrigen Versorgungsspannungen und der hohen Ströme müssen Hersteller von Power-Management-ICs grundlegend neu an das Thema Spannungsregelung herangehen. Eine digitale Regelung ist einer der Schlüsselfaktoren, doch sie allein ist noch zu wenig, um die Stromversorgung »intelligent« zu regeln. Unter anderem hat Intel spezifiziert, wie viel Leistung seine Bauelemente für bestimmte Zeitspannen benötigen. Ende 2011 führte das Unternehmen die neueste Version seiner Stromversorgungsarchitektur »VR12« ein. Gerade diese Spezifikation macht deutlich, welche Vorteile Power-Module im Vergleich zu diskreten Lösungen bieten.

Übers ganze Lastspektrum sparen

Im Mittelpunkt der Spezifikation VR12.0 steht die Notwendigkeit, die Energieverluste zu reduzieren, die im Zuge des Leistungswandlungsprozesses entstehen. Ein entscheidender Aspekt dieses Themenkomplexes ist die Forderung, die Verluste nicht nur in einer bestimmten Belastungssituation, sondern über das gesamte Lastspektrum hinweg zu verringern. Dies bedeutet beispielsweise auch, die Verluste im Leerlauf zu reduzieren. Bei mehrphasigen Reglern greift man häufig auf Phasenabschaltungstechniken (Phase Shedding) zurück, um die Performance bei geringer Last zu optimieren (Bild 1).

Bei diesem Konzept werden einzelne Phasen deaktiviert, um die Leistungsaufnahme von MOSFETs samt den damit einhergehenden Verlusten einzusparen. Das Prinzip, bei geringer Auslastung die Phasenabschaltung zu nutzen, mag zunächst simpel erscheinen. Bei seiner Implementierung ist jedoch große Sorgfalt erforderlich, um Rückwirkungen auf andere Belastungssituationen zu vermeiden.

So ist eine Regelschleife vonnöten, welche die Stabilität der Schleifenkompensation verbessert; zudem ist eine lückende Betriebsart erforderlich, um die Regelschleife weiter zu stabilisieren. In diesem Fall wird auf eine nicht-lineare digitale Regelung zurückgegriffen, um den Multi-Mode-Betrieb zu koordinieren. Das Abschalten einer Phase lässt sich mit dem Dioden-Emulationsmodus bewerkstelligen.

Bei sehr geringer Last wird diese Betriebsart durch Abschalten des unteren Schalt-MOSFETs implementiert. Eine adaptive Totzeitregelung verkürzt die Zeitspanne, die zwischen dem Abschalten des oberen MOSFETs und dem Einschalten des unteren Schalters vergehen muss, um Querströme (Shoot Through) zu vermeiden.

Ein Thema sind ebenfalls die Auswirkungen der Gate-Treiberspannungen auf die Schaltverluste, denn je höher die Treiberspannung ist, umso kürzer wird die Einschaltzeit des MOSFETs. Dies bietet Gelegenheit, den Gate-Treiber mit Blick auf einen bestmöglichen Wirkungsgrad zu optimieren (Bild 2). Entsprechend der Forderung nach einer leistungsfähigeren und verlustärmeren Spannungsregelung unternahm man schon vor mehreren Jahren den Schritt, sowohl die Schalter als auch die Treiber in einem Gehäuse zu integrieren.

Dokumentiert wurde dies in der Driver-MOSFET- oder »DrMOS«-Power-Switch-Spezifikation, im Jahr 2004 von Intel veröffentlicht. Die Integration des Treibers mit dem oberen und dem unteren MOSFET in ein und demselben Gehäuse wurde in VRD-Lösungen (Voltage Regulator Down) in großem Umfang genutzt.

Verglichen mit einem diskreten Design benötigt diese Lösung bedeutend weniger Leiterplattenfläche. Die Lösung von Texas Instruments (mit dem oberen und dem unteren Schalter in einer Stacked-Die-Lösung mit integriertem Treiber) bietet den zusätzlichen Vorteil einer höheren Schaltgeschwindigkeit ohne den Nachteil der Schaltverluste bei Verwendung einer abweichenden MOSFET-Technologie.

Zukünftige Forderungen

Vor der Einführung der VR12-Spezifikation durch Intel lag der Unterschied zwischen dem durchschnittlichen und dem maximalen Ausgangsstrom nur in der Größenordnung von 30% bis 40%. Voraussetzung für ein ausgewogenes Verhältnis zwischen dem Wirkungsgrad beim durchschnittlichen Ausgangsstrom und dem Maximalstrom sowie dem Einschwingverhalten ist die Wahl des optimalen Induktivitätswerts.

Allgemein gilt, dass die Verwendung des größtmöglichen Induktivitätswerts eine maximale Umwandlungseffizienz ergibt, während sich das Einschwingverhalten verschlechtert. Umgekehrt ist es mit niedrigen Induktivitätswerten, die ein besseres Einschwingverhalten ergeben, aber zu Lasten des Wirkungsgrads gehen. Diese Abwägung ist mit der Einführung der VR12.0 noch schwieriger geworden.

Während Stromversorgungshersteller wie Murata auf die finale Fassung der Intel-Spezifikation VR12.5 warten, können sie sich darauf einstellen, dass darin wichtige Kriterien enthalten sein werden, die für die Designer von PWM-ICs gravierende Herausforderungen bergen. Unter anderem dürfte der Spitzenstrom bis nahezu 100% über dem nominellen Strom liegen.

Die Ausgewogenheit zwischen den Phasen und die Einhaltung des sicheren Arbeitsbereichs (Safe Operating Area, SOA) der Schaltbausteine sind entscheidend. Speziell der SOA setzt den Einsatz einer »intelligenten« Technik zum Laststromausgleich voraus, um zu verhindern, dass eine der Phasen während einer kurzzeitigen Spitze den zulässigen Grenzstrom überschreitet.

Dies kann die Fähigkeiten der Durchschnittsstromregelung, die man heutzutage bei vielen mehrphasigen PoL-Implementierungen findet, durchaus übersteigen. Kurzzeitige Temperaturanstiege sind möglicherweise kein Problem, da die thermische Auslegung ausreichend Reserven bereithält, um bei der Leistungswandlung im sicheren Arbeitsbereich zu bleiben (Bild 3).

Die Stromspitzen sind von den Designern jedoch unbedingt zu berücksichtigen, denn sie können nahe der Grenzen des SOA eine große Belastung für die Leistungswandlerstufe darstellen. Die Grenzen der Schaltbausteine sollten sorgfältig beachtet werden, und beim Design der gesamten Regelung sollten die Ingenieure eng mit dem Zulieferer des PWM-ICs zusammenarbeiten.

Zusätzlich zum SOA der Schaltbausteine dürfte die Verwendung von Drosseln mit niedrigerer Induktivität und kleinerem Querschnitt dazu beitragen, eine hinreichende Induktivität beim Auftreten einer Transiente zu gewährleisten. Angesichts der Restriktionen, mit denen das Abtasten des Drosselstroms behaftet ist, könnte es sich potenziell sehr problematisch gestalten, den Ausgangsstrom am Schaltknoten präzise zu erfassen.

Einige Hersteller von Schalt-MOSFETs setzen deshalb auf ein Sense-FET-Konzept, um die genaue Erfassung des Stroms im Schaltknoten zu erleichtern, denn der Anstieg des Momentanstroms macht die Stromabtastung in der Induktivität schwierig. Da es durch das eingeschränkte Einschwingverhalten einer klassischen Regelschleife schwieriger ist, Netz- und Lastschwankungen auszuregeln, kommt es vermehrt darauf an, dass das PWM-IC mit dem Prozessor kommunizieren kann.

Der zu erwartende Laststrom wird deshalb mithilfe einer Störgrößenaufschaltung (Feed Forward) in die Regelung einbezogen, um die geforderte Fähigkeit zur Bewältigung dynamischer Lasttransienten zu erreichen. Insgesamt kann die Forderung nach VRD-Tauglichkeit die für eine Lösung erforderliche Leiterplattenfläche durchaus erhöhen. Schließlich sind »hochintelligente« Schaltbausteine und eine präzise Stromabtastung erforderlich, um die neuen VR-Anforderungen umzusetzen.

Leider läuft dies der Notwendigkeit zuwider, mehr Fläche für den Mikroprozessor selbst freizuhalten. Deshalb müssen die Entwickler nach solchen Herstellern von Schaltbausteinen Ausschau halten, die eng mit den Controller-Anbietern zusammenarbeiten. Zum Beispiel haben Texas Instruments und International Rectifier sowohl VR-Lösungen als auch Schalt-MOSFETs im Programm. Dies sind außerdem Beispiele für neue Entwicklungen, auf die wichtige Hersteller hinarbeiten, um sich durch Innovation einen strategischen Vorteil gegenüber anderen Unternehmen zu sichern.

Eine risikomindernde Alternativlösung, die Anforderungen an die Spannungsregler zu erfüllen, ist die Verwendung eines Power-Moduls von einem Hersteller, dessen Produkte den Intel-Spezifikationen entsprechen. Zum Beispiel gibt es von Murata Produkte, die nicht nur die technischen Spezifikationen des Intel-Dokuments VR12 erfüllen, sondern zusätzlich eine höhere Leistungsdichte und bessere thermische Derating-Eigenschaften haben.

Über den Autor:

Henry Lee ist Marketing Manager bei Murata Power Solutions.