Mittelwertstrombegrenzung bei Halbbrückenwandlern Drift wirksam austariert

Drift wirksam austariert

Voltage-Modus-Regelung emulieren

Für die Halbbrückentopologie eignet sich das eben beschriebene Verfahren jedoch nicht, weil die Mittenspannung des kapazitiven Spannungsteilers der Halbbrücke nicht fest ist. Jegliche Differenzen zwischen den On-Intervallen (und diese sind typisch für die Spitzenstromregelung) verschieben die Mittenspannung in Richtung Versorgungsspannung oder Masse. Die Spitzenstromregelung verstärkt diesen Trend sogar noch, sodass es zu einer ungeregelten Ausgangsspannung kommt und der Kern möglicherweise auch in Sättigung geht. Anders ist es bei der Voltage-Modus-Regelung: Wenn hier eine Phase länger dauert – gleich ob durch Unterschiede zwischen den Bausteinen oder eine Timing-Diskrepanz –, sinkt die an den Übertrager angelegte Spannung, da sich das Ladungsverhältnis in den Kondensatoren verschiebt. Hierdurch tariert sich das während der beiden Phasen an den Übertrager gelegte Spannungs-Zeit-Produkt aus. Die Drift der Mittenspannung des kapazitiven Spannungsteilers wird negativ zurückgekoppelt und wirkt damit der Kernsättigung entgegen. Tritt bei der konventionellen zyklusweisen Strombegrenzung eine Überlast auf, beendet nicht der PWM-Komparator den PWMZyklus, sondern der Stromabtast-Komparator. Dies ist ähnlich wie bei der Spitzenstromregelung, die allerdings, wie zuvor beschrieben, prinzipbedingt zu ungleichen Pulsweiten führt. Als deren Folge verschiebt sich die Spannung zwischen den beiden Kondensatoren des kapazitiven Spannungsteilers. Die vergrößerte Darstellung des Signalverlaufs am Schaltknoten (Bild 2) zeigt die ungleichen Pulsweiten, die eine Drift dieser Mittenspannung hervorrufen.

Hier muss eine Strombegrenzungsschaltung greifen, um die Pulsweiten auszugleichen und damit eine Drift der Spannung am Mittenpunkt des kapazitiven Spannungsteilers zu verhindern. Dazu emuliert man die Voltage-Modus-Regelung, wenn die Strombegrenzung anspricht. Im Halbbrücken-Controller »LM5039« von National Semiconductor wird die Mittelwert-Strombegrenzung (Average Current Limit, ACL) implementiert, indem die Spannung am CS-Pin von zwei Komparatoren mit unterschiedlichen Referenzspannungen überwacht wird (Bild 3). So dient der ACL-Komparator mit seiner auf 0,5 V eingestellten Ansprechschwelle dazu, eine langsamere Mittelwert-Strombegrenzung zu realisieren. Die Ansprechschwelle des Komparators für die zyklusweise Strombegrenzung, die als eine Art Sofortschutz für den Wandler dient, beträgt dagegen 0,6 V. Übersteigt  die Spannung an CS die Grenze von 0,5 V, aktiviert der ACLKomparator eine Stromquelle, die den ACL-Pin so lange auflädt, wie die Spannung am CS-Pin größer als 0,5 V ist. Hierdurch lädt sich der ACL-Kondensator rasch auf einen Wert auf, sodass schließlich der PWM-Zyklus beendet wird, indem das Potenzial am internen Knoten COMP gesenkt wird. Auf diese Weise kann anstelle des bei 0,6 V ansprechenden Komparators für die zyklusweise Strombegrenzung nun der ACL-Komparator in jedem Zyklus die Kontrolle über die Strombegrenzung übernehmen. Der ACL-Kondensator liefert ein gemitteltes Signal, welches das interne Potenzial an COMP herunterzieht. Damit ist gewährleistet, dass der PWM-Regler bei aktiver Strombegrenzung beide Phasen der Halbbrücke mit Impulsen von gleicher Breite ansteuert. Dieses Strombegrenzungskonzept ähnelt damit der Voltage-Modus-Regelung.