Design-Praxis: Systemsimulation (Teil 1) Zur Versorgungsintegrität von Embedded Hardware

DC-Versorgungsintegrität verifizieren

Die Verteilung des Stroms über mehrere Vias ist oftmals sehr heterogen, wie Bild 2 zeigt. Hier sind einige Duzend Vias gezeigt, die den Strom vom VRM in der Top-Lage, in die Versorgungslage der Core-Spannung führen. In dieser Lage fließt er in die linke obere Bildrichtung (siehe Hauptrichtung der Pfeile). Die Farbe der diagonalen Kreuze kennzeichnet die Stromstärke in den Vias, Rot bedeutet die maximale Stromstärke, Dunkelblau einen fast verschwindenden Strom. Die Vias am rechten unteren Bildrand sind für DC-Ströme bedeutungslos, das Rot markierte Via ist dagegen einer starken Belastung ausgesetzt.

Solche Simulationen sind also essenziell zur Layoutverifikation, es lassen sich geeignete Maßnahmen ableiten: u.a. eine geschickte Platzierung von Vias sowie die Variation der Kupferflächen in Größe und Form.

Über eine nutzenbringende Anwendung von Simulationstools wie SIwave, entscheidet auch die geeignete Integration in die EDA-Toolkette, z.B. eine direkte Anbindung an die entsprechenden Layouttools. Sie unterstützen Austauschformate wie IPC-2581, ODB++ oder Ansys EDB. Sie übertragen die Informationsbasis, u.a. Lagenaufbau, Padstacks, Flächen und Traces, sowie auch Bauteil- und Netzinformationen. Die Bauteilinformationen bestehen aus Bauteilnamen, Reference Designators und Pinnamen sowie Bauteilwerte für Widerstände, Kondensatoren und Induktivitäten. Damit wird in wenigen Minuten eine DC-Drop-Simulation implementiert: Lasten, Spannungsquellen und Mehrphasen-VRMs mit Erfassungsleitung (Sense Line) werden über Bauteilnamen, Reference Designators und Netznamen definiert. Mit automatischer Adaption der numerischen Genauigkeit können auch Anwender ohne numerische Erfahrung direkt zuverlässige Simulationsergebnisse zur Designfindung erhalten.