Die Sorgen der Testingenieure Test und Diagnose: Dynamik der Signalübertragung macht Ärger

Während für Entwicklungsingenieure die ständigen Neuigkeiten von immer besseren Chip-Technologien, höheren Taktfrequenzen und leistungsfähigeren Prozessoren Musik in den Ohren sind, werden die Sorgenfalten der Testingenieure immer größer. Das ist auch kein Wunder, denn während in der Vergangenheit vor allem der ständig abnehmende Testzugriff Sorgen bereitete, ist in den letzten Jahren ein weiteres Problem hinzugekommen: die dramatisch ansteigende Dynamik der Signalübertragungen und der damit verbundenen Funktionen.

Die Fehlerphänomene haben zwangsläufig Auswirkungen auf die notwendige Testdynamik und bewirken im Verbund mit dem reduzierten Testzugriff eine kontinuierlich sinkende Effizienz bisheriger Teststrategien.

Bild 1 gibt hierzu einen qualitativen Vergleich diverser elektrischer Methoden und versucht, Trends zu veranschaulichen. Dabei wird deutlich, dass strukturelle Tests enorme Vorteile in punkto Testautomatisierung, Diagnose und deterministischer Fehlerabdeckung haben, allerdings fehlt die notwendige Testgeschwindigkeit, um zumindest At-Speed-Tests zur Abdeckung dynamischer Fehlerphänomene auszuführen.

Hierzu sind Funktionstests besser geeignet, allerdings ist der Aufwand enorm und die Fehlerdiagnose stark eingeschränkt.

Insofern ist eine Testtechnik, die alle Forderungen erfüllt, weder existent noch in Sicht. Vielmehr ist ein geeigneter Mix der richtige Weg. Als recht interessante Kombination ist hierbei der Mix aus Boundary-Scan- und Emulationstest einzustufen.

Freund oder Feind?

Die Grundtechnik von Emulationstests ist nicht neu und wurde schon in den frühen 1980er Jahren erfolgreich praktiziert und gerätetechnisch unterstützt. Dabei kamen prozessorspezifische PODs zum Einsatz, die anstelle des nativen Mikroprozessors in den Sockel eingesteckt wurden und die Steuerung des Systembusses übernahmen.

Heutzutage erfolgt die Emulation über so genannte On-Chip-Emulatoren (OCE), die das Software-Debugging über chipresidente Emulationslogik ermöglichen. Neben proprietären Schnittstellen kommt als Kommunikationsport dabei insbesondere der von der IEEE 1149.1 bekannte JTAG-TAP (Test Access Port) zum Einsatz.

Hierzu existiert auch ein entsprechender Standard, allerdings sind in der Praxis vielfältige Implementierungen von JTAG-Ports anzutreffen. Das Faszinierende an dieser Lösung ist, dass der Prozessorkern ohne Performanceverlust über lediglich fünf Leitungen und ohne weitere externe Hardware-ressourcen vollständig kontrollierbar wird.

Diese Eigenschaft lässt sich hervorragend für JTAG-TAP-gesteuerte Emulationstests auszunutzen. Die Gegenüberstellung macht den sich ergänzenden Charakter von Boundary-Scan- und Emulationstest deutlich (Bild 2). Dabei wird auch klar, dass Letzterer prinzipiell einen klassischen Funktionstest darstellt und somit auch mit allen Vor- und Nachteilen dieses Verfahrens behaftet ist.

Eine Kombination beider Techniken erscheint damit absolut sinnvoll, allerdings müssen entsprechende Systemlösungen die Synergie zwischen beiden Verfahren auch umsetzen. Eine Betrachtung der bisher verfügbaren Systemlösungen führt zur Einteilung in drei verschiedene Leistungsklassen:

  • lose Kombination,
  • hybride Integration und
  • totale Fusion.

Dabei unterscheiden sich die Systeme aus den ersten beiden Kategorien insbesondere durch die Möglichkeit, einheitliche Hard- und Software zur Testausführung zu nutzen.

Die Testgenerierung bleibt davon unberührt und erfolgt getrennt. Dies setzt das Potenzial beider Verfahren aber nur teilweise frei, denn ein Boundary-Scan-Test wird dadurch nicht dynamischer und ein Emulationstest nicht struktureller oder diagnostischer.

Alternativ hierzu betrachtet »VarioTAP« von Göpel als Vertreter der dritten Kategorie das Prinzip des Emulationstests aus dem testtechnischen Blickwinkel von Boundary-Scan als eine designintegrierte Pin-Elektronik (Bild 3).

In konsequenter Umsetzung dieser Sichtweise können die VarioTAP-Softwarewerkzeuge die dynamische Emulations-Pin-Elektronik auf dem gleichen Vektor-Niveau wie für die statische Boundary-Scan-Pin-Elektronik ansteuern.

Damit wächst das Handling von Emulationstests organisch in das existente System-Handling von Boundary-Scan-Tests hinein, sodass direkte Interaktionen ein Element der vollständigen Fusion wird (Bild 4).

Das zweite Element bildet die adaptive Streaming-Technologie von VarioTAP, sodass sich beide Pin-Elektroniken gleichzeitig ansteuern lassen. Da systemseitig auch eine Tool-Suite zur manuellen und zur automatischen VarioTAP-Testprogrammgenerierung (AVTG) zur Verfügung steht, lassen sich Fehlerabdeckung und Pin-Level-Diag-nostik vorhersagen.

Dabei nutzt beispielsweise das AVTG-Tool zum Zugriffstest von (dynamischem) RAM ebenfalls strukturelle Testvektoren und Diagnoseprozessoren wie beim Boundary-Scan-Test. Damit verschmelzen im Endeffekt Boundary-Scan- und Emulationstest auf Basis einer einheitlichen Soft- und Hardwareplattform total, und der Einsatz struktureller Teststrategien wird möglich.

Teamwork überwindet die Barrieren

Bilder: 2

Dynamik macht Ärger

Dynamik macht Ärger

Der Emulationstest durch VarioTAP kann die Testabdeckung bei modernen Designs (Bild 5) über Boundary-Scan hinaus deutlich erweitern. Gleichzeitig verspricht er, die Notwendigkeit einiger kritischer Design-for-Test-Anforderungen (z.B. Steuerbarkeit von Clocks) zu entschärfen und schnelle Flash-Programmierungen zu ermöglichen.

Vor allem bei komplexen Tests Scan-unfähiger analoger und digitaler Schaltungsteile und hochdynamischer Strukturen ist der Emulationstest effektiv und kann die Qualität der Testprogrammentwicklung beeinflussen.

Damit überwindet VarioTAP in der Theorie die in Bild 2 gezeigten Nachteile des statischen Boundary-Scan- und des konventionellen Emulationstests gleichermaßen.