Interview mit Xilinx CEO Victor Peng „Wir wollen die Disruption mitgestalten“

Xilinx CEO Victor Peng traf D&E-Chefredakteur Frank Riemenschneider in San Jose, Kalifornien.
Xilinx CEO Victor Peng traf D&E-Chefredakteur Frank Riemenschneider in San Jose, Kalifornien.

Mit den neuen Versal-SoCs will Xilinx insbesondere Nvidia das Leben schwermachen und im Bereich der künstlichen Intelligenz punkten. Im Interview mit der DESIGN&ELEKTRONIK erklärte CEO Victor Peng neben seiner Strategie auch, wie er sich auf einen 100-Meilen-Ultramarathon vorbereitete.

DESIGN&ELEKTRONIK: Victor, bevor Sie im Januar neuer CEO von Xilinx wurden, haben Sie bereits 10 Jahre für das Unternehmen gearbeitet. Wie haben Sie den Übergang in die neue Rolle für sich persönlich erlebt?

Victor Peng: Ich habe meine Berufung als große Ehre empfunden und freue mich, die Verantwortung in diesen aufregenden Zeiten übernommen haben zu dürfen. Ich hatte jetzt tolle 8 Monate mit viel Arbeit (lacht) und es haben sich auch einige unerwartete Dinge ergeben, aber es ist toll, Xilinx in die nächste Phase unserer Reise führen zu können.

D&E: Ist die neue Strategie (Anmerkung der Redaktion: „Rechnenzentrum first“) auch eine Gelegenheit für Sie, der CEO-Rolle Ihren persönlichen Stempel aufdrücken zu können?

Peng: Die Rolle ist nicht so sehr auf mich, als vielmehr auf unsere Vision und Mission fokussiert. Daher denke ich nicht, dass mein persönlicher Stempel inhaltlich so sehr sichtbar ist, eher was das Thema Leaderchip angeht, eine ganz klare Strategie zu haben und diese konsequent umzusetzen.

D&E: Der Marsch in die Rechenzentren ist ja eine Geschichte, die viele Firmen schon seit Jahren schreiben. Warum ist es genau jetzt an der Zeit, mit Ihrer neuen ACAP-Plattform in diese Richtung zu gehen?

Peng: Viele etablierte Industrien werden gerade disruptiv verändert, die Telekommunikation, Automotive und ebenfalls die Rechenzentren. Diese waren immer sehr CPU-zentriert mit einem Ethernet-Netzwerk und jetzt stellt niemand mehr in Frage, dass Beschleuniger eingesetzt werden müssen, die Frage ist, welche. Wir glauben, dass jetzt genau der richtige Zeitpunkt ist, diese Disruption mitzugestalten und zwar nicht nur auf der Compute-Seite, wo Firmen wie Nvidia reindrängen, sondern ebenfalls beim Storage und im Netzwerk. Da stehen wir einzigartig positioniert da.

D&E: ACAP wird bei TSMC im selben 7-nm-FinFET-Prozess gefertigt wie Apples A12-SoC für die neuen iPhones, gab es keine Überlegungen, im 1. Schritt auf einen Halb-Node von 10 nm zu setzen?

Peng: Wir haben uns auf Grund unserer Analyse der Prozesse und unserer Roadmap bewusst für 7 nm entschieden, und aus heutiger Sicht haben wir gerade mit dem Blick auf die Zukunft die richtige Entscheidung getroffen.

D&E: Dann hoffe ich für Sie, dass die Ausbeuten bei TSMC schnellstmöglich steigen (lacht)

Peng: In der Vergangenheit waren wir tatsächlich oft die Ersten mit einem neuen Fertigungsprozess, diesmal hoffen wir, dass eine andere Firma aus dem Silicon Valley dafür sorgt, dass das Rampen für uns einfacher wird (lacht).

D&E: Die Art und Weise, wie Sie bei ACAP Bibliotheken und APIs implementieren, macht für mich einen äquivalenten Eindruck des CUDA-Stacks von Nvidia. Nvidia hat die Leute seit 8 Jahren für die Nutzung derartiger APIs geschult, denken Sie, dass ein solches Schulungsprogramm hilft, derartige Produkte zu verkaufen?

Peng: Nvidia hat sich bislang darauf konzentriert, beim maschinellen Lernen das Lernen zu adressieren und neuerdings jetzt auch die Inferenz. Die Kunden nutzen allerdings bei maschinellem Lernen zunehmend Frameworks und nicht nur APIs wie CUDA.  Daher bilden wir Schnittstellen unseres Software-Stacks direkt zu TensorFlow, Caffe u.s.w. ab. Die Leute wünschen eine höhere Abstraktion und etwas, was mehr in der Breite genutzt wird. Unabhängig davon werden wir auch ein Äquivalent zu CUDA bereitstellen, wobei wir glauben, die bessere Technologie zu haben. Aber natürlich gibt es heute viele CUDA-Nutzer, wobei ich glaube, dass sich das zu unseren Gusten verschieben kann.

D&E: Es ist klar, dass Rechenzentrums-Betreiber und auch Telekommunikationsanbieter auf Grund der Tatsache, dass es mehrere 5G-Standards geben wird, Flexibilität brauchen und multi-konfigurierbaren Systeme bevorzugen. Sehen Sie nicht aber auch nur Kunden, die einmal etwas fix entwickeln und ausrollen wollen?

Peng: Wir sehen zunehmendes Interesse an der Rekonfigurierbarkeit, da sich Standards und Anwendungen verändern, nehmen Sie nur den Bereich maschinelles Lernen. Mehr und mehr Leute erkennen den Wert, allerdings sind viele mit unseren Produkten noch nicht vertraut, warum wir u.a. unsere Entwicklerkonferenz XDF veranstalten. Xilinx ist eben keine FPGA-Firma mehr, auch wenn wir natürlich weiterhin FPGAs verkaufen und unterstützen. Auch Automotive und andere Industrien sind an der Rekonfigurierbarkeit sehr interessiert.

D&E: Dieses Jahr ist für ACAP der Tapeout, nächstes Jahr gibt es die ersten beiden von insgesamt 6 Produktfamilien mit dann ersten Umsätzen, wie ich für Sie hoffe. Mit 7 nm-Fertigung adressieren Sie klar das High-End, nachdem Sie gesagt haben, 16 nm bringt zuviele Nachteile. Gibt es Überlegungen, langfristig ACAP auch in Richtung Low-End zu positionieren?

Peng: Zunächst muss ich mal sagen, dass wir 2019 mit Mustern anfangen und nur einen geringen Umsatz mit Versal-SoCs erwarten. Das große Umsatzwachstum erwarten wir später. Desweiteren adressieren wir mit der Prime-Familie auch klar Midrange-Anwendungen, während die AI-Core-Familie klar im High-End anzutreffen sein wird. Premium und HPM genauso. Allerdings adressiert die AI-Edge-Familie ganz klar Low-End- bis Midrange-Anwendungen, z.B. ist dies die Familie, an der Automobil-Kunden das größte Interesse zeigen. Wie Sie ja wissen, sind diese Kunden besonderns preissensitiv und mit ihren sind wir seit langem in Gesprächen, als es z.B. um die Definition der Versal-Architektur ging. Ich kann Ihnen versichern, dass Sie Versal-Chips in vielen Autos von vielen Herstellern sehen werden.

D&E: Low-End und 7-nm-FinFET-Fertigung waren für mich immer ein Widerspruch…

Peng: Sie haben Recht, abgesehen von Automotive werden wir Versal sicherlich in der näheren Zukunft wegen der 7-nm-Fertigungskosten nicht im Low-End sehen. Können diese Anwendungen Versal nutzen? Sicher, aber brauchen Sie die Leistung und sind Sie bereit, die Kosten zu bezahlen? Ich denke nicht. Selbst 16 nm ist für viele Low-End-Anwendungen zu teuer und 28 nm ausreichend. Deswegen haben wir für diese Kunden z.B. ein Single-Core-Zync oder ein Spartan-7-FPGA entwickelt.  

D&E: Heute werden Ihre Produkte primär als Beschleuniger für einen Host eingesetzt, könnte Versal auch selbst als Host agieren?

Peng: Absolut. Selbst im Rechenzentrum sehen wir den Trend zum Ein-Chip-Host-SoC, und auch in Automotive wird das gesamte SoC in Ergänzung zur programmierbaren Logik genutzt.

D&E: Ihr größter Wettbewerber Intel/Altera setzt mit EMIB auf eine unterschiedliche Technologie, um mehrere Chips zu verbinden. Sind Sie mit Ihren Interposern immer noch glücklich und forschen Sie an embedded-Package-Verbindern?

Peng: Wir sind mit unseren Interposern sehr glücklich und wie Sie wissen, sind wir damit seit 28 nm in Massenfertigung. 16 nm ist also bereits die 3. Generation und Versal wird die 4. Generation sein. Intel hat EMIB immer noch nicht für die Massenfertigung qualifiziert, so weit ich das weiß. Alle Firmen, die mit HBM (High Bandwidth Memory ,Speicher mit hoher Bandbreite) arbeiten wie Cisco, AMD oder Nvidia, nutzen Interposer. Daher glauben wir, dass diese Technologie der beste Ansatz ist, und wir liegen weit, weit vor Intel.

D&E: Wo Sie gerade HBM erwähnen, es gab ja etwas Zank mit Ihrem Wettbewerb, wer jetzt zuerst HBM2 hat, richtig?

Peng: Die einen waren zuerst mit der Ankündigung dran und wir haben zuerst geliefert (lacht). Wir haben eine sehr hohe Reputation für unser erstes qualitativ hochwertiges Silizium.

D&E: Sie haben bei Versal von Fortschritten bezüglich der Security gesprochen, was genau verbirgt sich dahinter?

Peng: Was Security angeht, Verschlüsselung, public/private-Key- Architektur, Anti-Tamper-Maßnahmen  sowohl gegen Cyber-Angriffe als auch gegen physikalische Angriffe wie DPA, um nur einige zu nennen. Wir haben schon seit Jahren Kunden z.B. im militärischen Bereich, wo Sicherheit an 1. Stelle steht und entsprechende Erfahrungen.

D&E: Virtualisierung ist ein ganz heißes Thema in der Industrie, was kann Versal diesbezüglich bieten?

Peng: Sie können dynamisch Kernels zur Laufzeit rein- und rausladen, die müssen nicht mal vom selben Kunden kommen. Eine höhere Flexibilität, die on-the-fly angepasst werden kann, haben Sie bei keinem Chip mit fester Funktionalität.

D&E: Sie haben mit dem NoC (Network-on-a-Chip) eine eigene Schaltmatrix entwickelt, was kann die, was der Wettbewerb nicht kann?

Peng: Intel hat bislang keine vergleichbare Technologie angekündigt, insofern kann ich die nicht vergleichen. In Bezug auf andere Anbieter, die NoCs für ASICs anbieten, haben wir die uns angeschaut, und wenn wir davon etwas in unseren SoCs nutzen können, tun wir das auch. Warum wir uns für ein proprietäres NoC entschieden haben, ist, dass Sie bei einem ASIC feste Funktionen verbinden, während wir neben diesen Blöcken auch adaptierbare Hardware mit unterschiedlichen Latenzzeiten, Speicherbandbreiten u.s.w. haben.  Wir haben nichts Vergleichbares am Markt gefunden.

D&E: Seit langem setzten Sie auf arm-CPUs, könnten Sie sich vorstellen, auch RISC-V-Cores einzusetzen?

Peng: Natürlich könnten Sie eine RISC-V-CPU wie unsere MicroBlaze-CPU als Soft-IP in der programmierbaren Logik implementieren mit entsprechenden Rahmenbedinungen was z.B. die Rechenleistung angeht. Wenn Sie fragen, ob wir die arm-CPUs als Hard-IP durch RISC-V ersetzen, sehe ich das aktuell überhaupt nicht.

D&E: Meine letzte Frage: Im Jahr 2008, als Sie zu Xilinx gewechselt sind, sind Sie einen Ultra-Marathon mit einer Distanz von 100 Meilen gelaufen. Wie haben Sie sich darauf vorbereitet und wie haben Sie diese Tortur überlebt?

Peng (lacht): Das müssen Sie lange planen, ich bin oft 50 km gelaufen, dann 50 Meilen, was sehr hart war und dann habe ich mir gesagt, ich versuche 100 Meilen. Das war ein Projekt, das ich mehrere Jahre im Kopf hatte bevor ich es gestartet habe. Es geht ja darum, wenn Sie ein Ziel erreicht haben, setzten Sie sich ein neues Ziel. Ich habe 27 Stunden und 40 Minuten gebraucht, wir sind die ganze Nacht durchgelaufen und das habe ich nur einmal gemacht im Leben (lacht). Meine Frau hat mir gesagt, das machst Du bitte nicht nochmal.  

D&E: Victor, ich danke Ihnen für Ihre Zeit !

Victor Peng
ist 58 Jahre alt und studierte Elektrotechnik am Rensselaer Polytechnic Institute und an der Cornell University, wo er seine Abschlüsse Bachelor of Science sowie Master of Engineering erzielte. Geboren wurde Peng in Taipeh, aufgewachsen ist er in Queens, New York. Heute wohnt er mit seiner Frau Debbie und seinen drei Töchtern Rebecca, Heather und Sarah in Menlo Park im Silicon Valley.
1983 lief er in Bosten seinen ersten Marathon, im Alter von 48 Jahren im Jahr 2008 dann seinen ersten und letzten 100-Meilen-Ultramarathon. Mit seinem Brunder  wanderte Peng zudem auf den Gipfel des 5895 m hohen Kilimanjaro.

Offenlegung: DESIGN&ELEKTRONIK hat auf Einladung von Xilinx am XDF in San Jose teilgenommen, die Reisekosten wurden zur Gänze von Xilinx bezahlt. Unsere Berichterstattung ist davon nicht beeinflusst und bleibt gewohnt neutral und kritisch. Der Artikel ist, wie alle anderen auf unserem Portal, unabhängig verfasst und unterliegt keinerlei Vorgaben seitens Dritter.