28-nm-FPGAs Neue Namen, neues Glück

Im Sommer des Jahres 222 vor Christus besiegelte die Schlacht bei Sellasia das Schicksal Spartas, dessen Vormachtstellung in der Antike ein endgültiges, jähes Ende fand. 2232 Jahre später, im Sommer 2010, beginnt, weniger blutig, die Ablösung der FPGA-Famile »Spartan« durch die neuen »Artix«-Bausteine. Ganz nebenbei führt der Hersteller auch noch eine ganz neue Kategorie ein.

Artix ist der Low-End-Teil der »7«-Serie von Xilinx, zu der auch »Virtex 7« und »Kintex 7« gehören; sie alle sollen ab Anfang 2011 erhältlich sein. Eine einzige, vereinheitlichte FPGA-Architektur soll die gesamte Palette von preisgünstigen Bausteinen bis hin zu Ultra-High-End-FPGAs umfassen. Die programmierbaren Logikbausteine werden in einem 28-nm-Halbleiterprozess gefertigt, der darauf optimiert ist, geringe Verlustleitung bei hoher Leistungsfähigkeit zu liefern. Wie immer bei der Einführung neuer FPGAs hofft der Hersteller, dem ASIC/ ASSP-Markt einen größeren Teil abzunehmen. Bei Xilinx gibt man sich inzwischen jedoch bescheiden, schließlich wurde die Ablösung der »festverdrahteten« Bausteine schon zu oft ohne große Resultate prognostiziert.

Man gehe davon aus, mit der 7er-Serie erstmals wirklich konkurrenzfähig zu ASICs und ASSPs zu werden. Während die alte Spartan-Reihe von Low-End-Bausteinen durch Artix ersetzt wird, soll die »Mittelklasse « der »Kintex 7«-Bausteine dem Leistungsniveau der »Virtex«-Familien 5 und 6 entsprechen. Das obere Ende ist den »Virtex 7«-FPGAs vorbehalten. Diese 28-nm-Familien basieren auf dem Konzept der »Targeted-Design«-Plattformen, die erstmals mit den 40-nm-Virtex-6- und 45-nm-Spartan-6-Familien eingeführt wurde. Dabei werden FPGAs, Software-Tools aus der »ISE Design Suite«, IP, Entwicklungskits sowie marktspezifische Referenzdesigns   kombiniert. Ziel der Entwicklung war es, die Gesamtverlustleistung zu minimieren.

Dafür sorgt ein spezieller HKMG-Fertigungsprozess (high-K metal gate), der für optimierte statische Verlustleistung ausgelegt ist. Im Vergleich mit dem bereits einigermaßen etablierten Hochleistungs-28-nm-Fertigungsprozess soll die statische Verlustleistung lediglich die Hälfte betragen. Diverse Verbesserungen in der Bausteinarchitektur sollen außerdem die dynamische   Verlustleistung sowohl für die Logik als auch die I/Os deutlich senken. Das Entwicklungswerkzeug »ISE Design-Suite 12« ermöglicht »intelligentes« Clock-Gating. Verglichen mit Virtex-6- und Spartan-6-FPGAs weisen die Bausteine nur mehr die Hälfte der Gesamtverlustleitung auf. Die Virtex-7-Familie bietet bis zu 2 Millionen Logikzellen und Speicherschnittstellen mit 2133 MBit/s Bandbreite. Dazu gehören »XT«-Bausteine mit 80 Transceivern, die Leitungsübertragungsraten von bis zu 13,1 GBit/s unterstützen und auch Bausteine, die eine serielle Bandbreite bis zu 1,9 TBit/s haben.

Sie finden Anwendung in der Kommunikationstechnik. Die Kintex-7-Familie, deren Mitglieder als erste auf den Markt kommen sollen, enthält serielle 10,3-GBit/s- oder auf geringe Kosten optimierte 6,5-GBit/s-Schnittstellen sowie Speicher. Typische Einsatzgebiete sind hoch auflösende 3D-Flachbildschirme sowie Video-on-Demand-Systeme. Darüber hinaus sind die FPGAs für die Verwendung in Long-Term-Evolution-Netzwerken gedacht, wo sie ihre eigene Kombination aus Signalverarbeitungsleistung, Verlustleistung und Kosten nutzbringend einbringen können. Artix-7-Bausteine schließlich sollen dank ihrer kleinen Bauform und niedrigen Verlustleistung beispielsweise in tragbaren, batteriebetriebenen Ultraschallgeräten und bei der Linsensteuerung digitaler Kameras zum Einsatz kommen.