Xilinx Neue ADAS-Bausteine, neue Entwicklungsumgebung

Victor Peng hält die Keynote of dem Xilinx Developers Forum in Den Haag am 12.11.2019
Victor Peng hält die Keynote of dem Xilinx Developers Forum in Den Haag am 12.11.2019

Für Fahrerassistenzsysteme stellt Xilinx zwei neue adaptive Bausteine vor. Außerdem ist die neue Entwicklungsumgebung »Vitis« ab sofort zum kostenlosen Download verfügbar.

Auf der Entwicklerkonferenz XDF in Den Haag stellt Xilinx-CEO Viktor Peng zwei neue Bausteine für den Einsatz im Automobil vor: XA Zynq UltraScale+ MPSoC 7EV und 11EG. Mit ihrer programmierbaren Logik zielen die Chips auf High-Speed Daten-Aggregation, Pre-Processing und Distribution (DAPD), sowie Rechenvorgänge in Fahrerassistenzsystemen (ADAS) der Ebenen L2+ bis L4. Perspektivisch sollen die Chips auch Funktionen für das autonome Fahren vorantreiben.

Xilinx wittert im Automobil große Chancen für seine adaptive Hardware, weil diese Architektur spezifisch auf die zu erfüllende Aufgabe zugeschnitten werden kann und hohe Rechenleistung mit geringer Latenz verbindet. Während eine CPU erst sämtliche Daten aus dem (Puffer-)Speicher lesen muss, dann bearbeitet und schließlich wieder in den Speicher zurückschreibt, kann ein FPGA so konfiguriert werden, dass ein konstanter Datenstrom »on-the-fly« verarbeitet wird. Das ist besonders während der Fahrt von Bedeutung, wenn von Kameras, Radar und Lidar Signale aus der Umgebung aufgenommen werden und in Echtzeit ausgewertet werden müssen. In einer bildlichen Darstellung zeigt Xilinx eindrucksvoll, dass die Erkennung eines fahrenden Fahrzeugs bei Nutzung einer traditionellen CPU-Architektur aufgrund der Latenzen um eine viertel Fahrzeuglänge verschoben ist, während bei einem FPGA nahezu keine Verzögerung eintritt.

Die neuen XA Zynq UltraScale+ MPSoC 7EV und 11EG Bausteine umfassen mehr als 650.000 programmierbare Logikzellen – und nahezu 3.000 DSP Slices, was einem 2,5-fachen Zuwachs gegenüber dem vorhergehenden größten XA-Baustein entspricht. Außerdem bietet der XA 7EV eine Video-Codec Einheit für H.264-/H.265-Codierung und -Decodierung. Der XA 11EG enthält 32 Transceiver mit 12,5 Gb/s und vier PCIe Gen3x16 Blöcke. Mit diesem Performance-Zuwachs eigenen sich die neuen Bausteine z.B. für die Entwickler von Robotaxis und autonom fahrenden Fahrzeugen.

Vitis: Hardware mit C-Code programmieren

Der Nachteil der programmierbaren Hardware liegt u.a. in dem für Software-Entwickler ungewohnten Programmiermodell. FPGAs werden mit einer Hardware-Beschreibungssprache (Verilog, VHDL) programmiert. Um diese Hürde zu senken, hat Xilinx in jahrelanger Arbeit die Entwicklungsumgebung »Vitis« entwickelt. Mit Vitis können Entwickler auch die Hardware einheitlich in C programmieren. Interne Compiler sorgen dann für die Umsetzung in HDL. Neben dieser Software-Abstraktion bildet Vitis ein »Dach« für die vielen verschiedenen Teile konfigurierbarer Bausteine, die alle unterschiedlich zu programmieren sind, mit Vitis aber in einer einheitlichen Umgebung zusammengeführt werden. So können unter Vitis programmierbare Logik, festverdrahtete Arm-Cores, DSP-Elemente, AI-Beschleuniger und I/Os programmiert werden. Für all dies führt Vitis die nötigen Compiler zusammen.

Bereits im Oktober hatte Xilinx die neue Entwicklungsumgebung angekündigt. Jetzt ist sie zum Download verfügbar. Im Gegensatz zur Hardware-Programmierumgebung Vivado beschreitet Xilinx mit Vitis ein neues Geschäftsmodell: die Entwicklungsumgebung ist kostenlos verfügbar und enthält eine ganze Reihe von Bibliotheken, die unter Open-Source-Lizenz stehen. Optimiert sind die Tools aber selbstverständlich auf Xilinx-Hardware.