Siliziumkarbid-MOSFETs Mehr Power aus der Ladesäule

Um die Leistungsfähigkeit von Umrichtern zu verbessern, wie sie etwa in Ladesäulen eingesetzt werden, sind MOSFETs aus Siliziumkarbid in einer Brückentopologie bei vielen Systementwicklern ein aktuelles Thema. Doch worauf sollte man bei deren Einsatz achten? Es folgen einige Designrichtlinien.

Effizienz und Produktivität steigern sowie gesetzliche Vorgaben erfüllen – das sind die wichtigsten Faktoren, die die Markttrends bei leistungselektronischen Anwendungen derzeit beeinflussen. Um mit weniger Energie wenn möglich mehr zu erreichen, sind höhere Wirkungsgrade und kleinere, leichtere Systeme erforderlich. Leistungshalbleiter bieten hier neue Potenziale für die gesamte Kette der elektrischen Energieversorgung, von der Bereitstellung und Übertragung des wachsenden Anteils erneuerbarer Energien am Energiemix bis hin zum Verbraucher.

Zwar ermöglichen Silizium-MOSFETs und -IGBTs der neuesten Generation in vielen Fällen noch effektive Lösungen, aber Transistoren aus Wide-Bandgap-Materialien wie Siliziumkarbid (SiC) und Galliumnitrid (GaN) eröffnen ein neues Niveau an Designfreiheit. Neue Zielvorgaben lassen sich dadurch leichter erreichen. Der Artikel erläutert den Übergang von Silizium zu Siliziumkarbid bei dreiphasigen Leistungsumrichtern. Der Schwerpunkt liegt dabei auf Designaspekten bei Brückentopologien, wie sie zum Beispiel bei Batterieladegeräten und in Servoantrieben zum Einsatz kommen.

Ein SiC-MOSFET mit einer Sperrspannung von 1200 V bietet sich aus verschiedenen Gründen als Ersatz für eine Siliziumtechnologie an. Im Vergleich zu einem siliziumbasierten IGBT mit gleicher Sperrspannung sind vor allem die geringeren dynamischen Verluste interessant. Da im leitenden Zustand keine Minoritätsladungsträger vorhanden sind, weist das Bauteil beim Abschalten keine Tail-Ströme auf. Das reduziert die Abschaltverluste erheblich.

Auch die Einschaltverluste sind im Vergleich zu IGBTs geringer. Hauptgrund dafür sind die niedrigen Einschaltstromspitzen aufgrund der geringen Sperrverzögerungsladung (Reverse Recovery) der Body-Diode. Im Gegensatz zu IGBTs sind sowohl die Ein- als auch die Ausschaltverluste temperaturunabhängig. Bei MOSFETs dominieren typischerweise die Einschaltverluste, während die Ausschaltverluste sehr gering sind – bei IGBTs ist oft das Gegenteil der Fall.

Die Schalteigenschaften eines 1200-V-SiC-MOSFETs mit seinen steilen Schaltflanken ist mit denen eines 650-V-Superjunction-MOSFET aus Silizium vergleichbar. Zudem besitzt ein SiC-MOSFET eine verlustarme Body-Diode und aufgrund der fehlenden Superjunction-Struktur und des schnellen Schaltverhaltens eignet er sich für harte Kommutierungen. Topologien und Lösungen, die bis dato nur mit 650-V-Komponenten in einphasigen Leistungswandlern realisiert wurden, lassen sich nun auch bei höheren Busspannungen in dreiphasigen Systemen einsetzen.

Parasitäres Einschalten und Einschaltverluste

Um die geringen dynamischen Verluste zu erreichen, die mit SiC-MOSFETs theoretisch möglich sind, müssen bestimmte Bauteilparameter gut aufeinander abgestimmt sein. Hohe dynamische Verluste können etwa von parasitärem Einschalten (Parasitic Turn-On, PTO) herrühren. Dieses Phänomen tritt auf, wenn die Body-Diode des MOSFETs abgeschaltet wird und dadurch die Gate-Spannung durch die Rückkopplung über den kapazitiven Spannungsteiler aus Miller-Kapazität CDG und Gate-Source-Kapazität CGS ungewollt ansteigt. Übersteigt die Gate-Spannung in einer solchen Situation die Schwellspannung, dann fließt kurzzeitig ein Querstrom (Shoot Through) durch beide Schalter einer Halbbrücke. Wie hoch dieser Strom und die damit verbundenen Schaltverluste sind, hängt von den Betriebsbedingungen und der Hardware ab. Kritisch sind hohe Zwischenkreisspannungen, steile Spannungsschaltflanken und hohe Gate-Widerstände beim Ausschalten. Mehr Details darüber finden sich in [1]. Wie anfällig ein MOSFET für diesen unerwünschten Effekt ist, lässt sich durch das Verhältnis der MOSFET-Kapazitäten CDG/(CDG+CGS) und die Gate-Schwellspannung UGS,th abschätzen.

Bild 1 zeigt eine solche Abschätzung auf Basis der Datenblattangaben der neuesten auf dem Markt erhältlichen SiC-MOSFET-Generationen. Sie verdeutlicht die gravierenden Unterschiede verschiedener Technologien und zeigt, dass es nur zwei Hersteller gibt, die Produkte mit einer inhärenten Unempfindlichkeit gegen parasitäres Einschalten anbieten: Bei ihnen übersteigt der durch die Miller-Kapazität verursachte Gate-Spannungshub nicht die Schwellspannung.

Ein niedriges Kapazitätsverhältnis ist offenbar vorteilhaft, wenn es darum geht, parasitäres Einschalten zuverlässig zu verhindern. Aber je niedriger die Miller-Kapazität CDG wird, desto schwieriger lassen sich die Schaltgeschwindigkeiten des Bauelements über das Gate beeinflussen. Es gilt also, einen möglichst optimalen Kompromiss zwischen der Unempfindlichkeit gegen parasitäres Einschalten und der Steuerbarkeit des Schaltverhaltens zu finden. Die hohe Schwellspannung von über 4 V bei CoolSiC-MOSFETs nimmt dabei eine Schlüsselrolle ein. Damit lässt sich ein parasitäres Einschalten auch bei sehr schnellen Schaltvorgängen minimieren.

Die Einschaltverluste wurden auf einem handelsüblichen Evaluation-Board [2] von Infineon gemessen (Bild 2). Die erreichbaren minimalen Einschaltenergien der verschiedenen SiC-MOSFET-Bauelemente wurden bei 800 V, 15 A und +150 °C mit einer Gate-Spannung von 0 V und einem externen Gate-Widerstand von 4,7 Ω gemessen. Als Einschaltspannung UGS wurde die in den jeweiligen Datenblättern empfohlene Spannung verwendet, das heißt, ein Wert zwischen +15 V und +20 V. Als Referenz diente ein schnell schaltender Silizium-IGBT von Infineon mit einer Sperrspannung von 1200 V.

Aufgrund der Unempfindlichkeit gegen parasitäres Einschalten erreicht der CoolSiC-MOSFET von Infineon bei schnellen Schaltvorgängen Flankensteilheiten von mehr als 40 V/ns. Daraus resultieren Einschaltenergien, die die niedrigsten aller SiC-Bauteile in diesem Vergleich sind. Gegenüber einem schnell schaltenden IGBT sinken die Einschaltverluste sogar um 80 Prozent. Der Vollständigkeit halber sei an dieser Stelle darauf hingewiesen, dass die Messergebnisse nicht vollständig mit den in Bild 1 gezeigten Rechenwerten korrelieren. Erklären lässt sich dies durch Vereinfachungen, auf der die Berechnungsvorschrift basiert: Es wurden ausschließlich Kapazitätswerte bei 600 V verwendet und als konstant angenommen, darüber hinaus wurde der Einfluss des Gate-Widerstands ignoriert.

Aus Bild 2 geht deutlich hervor, dass ausnahmslos bei allen SiC-Bauteilen die Einschaltverluste gegenüber einem IGBT signifikant sinken. Dies ist umso bemerkenswerter, da die Steilheit der Schalttransienten einiger SiC-MOSFETs eher als moderat einzustufen ist – ein klares Indiz für die hohe Leistungsfähigkeit der 1200-V-SiC-MOSFETs. Zudem veranschaulicht Bild 2 deutlich, dass TO-247-Gehäuse mit einem vierten, separaten Kelvin-Source-Anschluss noch steilere Flanken (>50 V/ns) und niedrigere Schaltverluste erlauben als Standard-TO-247-Gehäuse mit nur drei Anschlüssen. Bereits bei verhältnismäßig niedrigen Strömen von 15 A sinken die Schaltverluste um zehn Prozent. Bei höheren Strömen steigt dieser Prozentsatz. Verantwortlich dafür ist ebendieser separate Kelvin-Source-Anschluss, weil er die negative Rückkopplung des Laststromanstiegs in den Gate-Kreis minimiert.

Gate-Ansteuerung für sicheren Betrieb

Parasitäre Einschaltpuls-Spannungen in SiC-MOSFETs erhöhen nicht nur die dynamischen Verluste, sondern mit Blick auf die maximalen Gate-Nennspannungen auch den sicheren Betrieb und damit die Zuverlässigkeit des Gate-Oxids. Um parasitäre Einschaltpuls-Spannungen zu verhindern, kann eine negative Gate-Spannung zum Abschalten verwendet werden. Problematisch ist dabei jedoch oftmals, dass die im Datenblatt angegebene maximale negative Gate-Spannung durch den negativen Spannungshub, den die Miller-Kapazität verursacht, überschritten wird. Bild 3 zeigt schematisch eine solche Situation.

Wie in den Bildern 1 und 2 zu erkennen ist, verkraften CoolSiC-MOSFETs im TO-247-Gehäuse steile du/dt-Anstiege, ohne dass es zu signifikanten parasitären Einschaltpuls-Spannungen und Spannungs-unterschreitungen kommt. Bei dieser MOSFET-Familie lassen sich somit sowohl die Leistungsparameter (dynamische Verluste) als auch die Betriebssicherheit innerhalb der Datenblattgrenzen anpassen. Bei sorgfältig ausgelegten Platinen-Layouts mit minimierter zusätzlicher Gate-Drain-Kapazität lassen sich diese Bauteile mit einer Abschaltspannung von 0 V betreiben. Somit steht einem einfachen unipolaren Gate-Ansteuerverfahren nichts im Wege – ohne Abstriche bei der Effizienz.