Interview mit Alex Lidow, CEO von EPC »Ich hasse Gehäuse!«

Drei Ausfälle nach 17 Milliarden Betriebsstunden

Dr. Michael Briere, früher GaN-Experte bei International Rectifier, äußerte sich mir gegenüber wiederholt zur Zuverlässigkeit des GaN-Epi: Da gebe es keine Langzeiterfahrungen. Ist dieser Punkt mittlerweile ausgeräumt?

Am Sonntag präsentierte ich während der Session hier auf der APEC unsere FIT-Rate: Sie liegt bei 0,2 FIT nach 17 Milliarden Betriebsstunden. Man kann also davon ausgehen, dass Galliumnitrid nun seine Bewährungsprobe bestanden hat. Trotzdem verstehen wir das Material immer noch nicht völlig. Daher gibt es vonseiten der Halbleiterphysik noch viele Hausaufgaben zu erledigen. Wir hatten bislang nur drei echte bauteilbedingte Systemausfälle, und nur wenn man genug über die Ausfallmechanismen weiß, kann man ein Bauteil auch genau verstehen. Daher investierten wir viel Zeit und Geld darin, diese Ausfallmechanismen zu erforschen.

Tatsächlich sind es diese Ausfallmechanismen, die das »Mooresche Gesetz« treiben. Weil wir nicht genug verstehen, müssen wir die Bauteile entsprechend überdimensionieren. Ich sagte bereits, dass wir bis zu 800-mal vom theoretischen Limit von GaN entfernt sind; der Grund dafür ist unser mangelndes Verständnis der Ausfallmechanismen. Die Sicherheitsmargen sind also noch sehr groß.

In einem Ihrer Blog-Einträge prognostizierten Sie, EPC würde im Bereich AC/DC einen Umsatzanteil von 20 Prozent haben. Allerdings haben Sie keine 600-/650-Volt-Bauteile im Portfolio. Können Sie mir das erklären?

Gern. Es gibt ja eine Primär- und eine Sekundärseite. Und wir konzentrieren uns mit unseren GaN-Bausteinen auf die Sekundärseite, da diese dort einen größeren Nutzen bringen. Auf der Primärseite gibt es mehrere Varianten: Sowohl LLC-Wandler als auch hartschaltende Lösung und Multi-Level-Wandler werden derzeit stark diskutiert, wo gar keine 650-Volt-Bauteile mehr nötig sind. Auf der Sekundärseite aber können wir mit Galliumnitrid punkten.

Sie haben viel über die Vorteile gesprochen, das Gehäuse wegzulassen. Gibt es eigentlich auch Nachteile?

Der wesentliche Nachteil ist, dass wir unsere Kunden zu einer völlig neuen, für sie ungewohnten Bausteinverarbeitung nötigen. Leistungselektroniker sind große Gehäuse und bestimmte Anschlussschemata gewöhnt. Unsere Kunden müssen sich da eben einarbeiten. Aber es gibt auch noch andere Konsequenzen: Der Pinabstand wird wesentlich kleiner; unser kleinster Pitch liegt bei 400 Mikrometer. Ein Mobiltelefon ist voll derartiger Bauteile, die Leistungselektronik aber kennt diese kleinen Pinabstände nicht. Das erhöht die Kosten für die Leiterplatte; doch die werden über die Zeit mit steigenden Volumina sinken.

Im Juni 2015 präsentierten Sie die vierte Bausteingeneration. Was hat sich gegenüber der Vorgängergeneration verbessert?

Leider haben wir mit der dritten Generation eine Menge Verwirrung gestiftet. Den wirklichen Performancesprung haben wir von der zweiten zur vierten Generation getan. Die dritte Generation haben wir speziell für Envelope-Tracking entwickelt; das sind ganz andere Chips mit ganz anderen Strukturen für Bandbreiten von bis zu sechs Gigahertz anstatt sonst zwei Gigahertz. Zwischen der zweiten und vierten Generation haben wir natürlich besonders an der Leistungsdichte gearbeitet, und an diesem Parameter werden wir auch in Zukunft drehen, die wir noch vor Ende Juni 2016 vorstellen werden.

Und welche Performancesteigerungen dürfen Ihre Kunden von der fünften Generation erwarten?

Sie wird einen etwas größeren Pinabstand haben, damit unsere Kunden sie einfacher auflöten können. Die Chips selber werden kleiner sein sowie einen niedrigeren Durchlasswiderstand sowie eine kleinere Gate-Ladung haben – alles zugleich. Auch der Preis wird sinken.