Schottkydioden aus Siliziumkarbid Dünne Wafer machen SiC besser

Bei Leistungshalbleitern aus Silizium haben sich Dünnwafer bewährt. Mit dünneren Chips lassen sich sowohl die Verluste reduzieren als auch die entstehende Wärme besser abführen. Ist das aber auch bei Siliziumkarbid möglich? Nun ist eine neue Generation von Schottky-Dioden aus diesem Material vorgestellt worden, die auf der Dünnwafer-Technologie basiert. Neben den oben genannten Vorteilen sinken dadurch auch die kapazitive Ladung und die Flussspannung. Dies kann insgesamt den Systemwirkungsgrad steigern.

Schottky-Dioden (Schottky Barrier Diodes, SBD) aus Siliziumkarbid (SiC) haben sich in der Leistungselektronik schon seit über zehn Jahren im Feld durch extreme Zuverlässigkeit und Leistungsfähigkeit bewährt.

Die gestiegenen Anforderungen an Energieeffizienz führten zum standardmäßigen Einsatz von SiC-SBDs in Schaltnetzteilen in High-End-Servern und Telekommunikationsausrüstung. Auch Applikationen für Solaranwendungen, Motorsteuerungen und Beleuchtung setzen in zunehmendem Maß auf Bauteile aus diesem Halbleitermaterial.

Hersteller haben die Anforderungen des Marktes und der Applikationen kontinuierlich in neue Bauteilgenerationen umgesetzt.

Bild 1 zeigt die zeitliche Abfolge bei Infineon. Durch Nutzen neuer Technologien und Fertigungsprozesse konnte der Chiphersteller den wachsenden Anforderungen an Energieeffizienz unter gleichzeitiger Senkung der Kosten Rechnung tragen.

In der zweiten Generation (G2) konnte Infineon die Stoßstromfestigkeit durch die Einführung einer Merged-pn-Schottky-Struktur (MPS) erhöhen.

Diffusionslöten verbesserte den thermischen Widerstand vom Chip zum Leadframe bei der dritten Generation (G3). Ziel war es, die Stromdichte im Bauteil zu erhöhen, ohne die Sperrladungskapazität Qc zu beeinflussen.

Bei der neuen fünften Generation der »thinQ!«-SiC-Schottky-Dioden erlaubt der neue Fertigungsprozess, die Waferdicke von 350 µm auf 110 µm zu reduzieren.

Dadurch lassen sich applikationsrelevante Parameter wie Flussspannung, Sperrladung, Durchbruchspannung und Stoßstromfestigkeit positiv beeinflussen.

Die Reduktion der Chipdicke auf rund ein Drittel (Bild 2, links) senkt bei gleicher Chipfläche den differenziellen Widerstand der Diode und beeinflusst somit die Steigung der Kennlinie im Vorwärtsbetrieb signifikant (Bild 2, rechts). Die höhere Steigung reduziert dabei den Verlustleistungsterm Vf· If.

Technologischer Hintergrund

Des Weiteren lässt sich der dünnere Chip thermisch besser an den Leadframe anbinden. Bei gleicher Verlustleistung steigt die Sperrschichttemperatur dadurch weniger an.

Die Simulation wurde für Chips gleicher Größe, aber unterschiedlicher Substratdicke bei einer Verlustleistung von 75 W durchgeführt. Der dünnere G5-Chip (Bild 3, rechts) zeigt eine homogenere Wärmeverteilung bei gleichzeitig niedrigeren absoluten Werten.

Praktisch wird der im Bild 3 links dargestellte Chip der zweiten Generation (G2) mit einem konventionellen Lötverfahren, dem sogenannten Weichlöten (Soft Soldering), auf den Leadframe gelötet, der Chip der fünften Generation (G5) mit einem bei der dritten Generation eingeführten Lötverfahren, dem sogenannten Diffusionslöten. Dies reduziert den Wärmeübergangswiderstand zwischen Chip und Leadframe, sodass sich die Wärme besser verteilt (Wärmespreizung).

Dies zeigt sich in der größeren Kreisfläche im Bild 3 rechts.

Dies verbessert die Stoßstromfestigkeit bei längeren Strompulsen. Eine applikationsnahe Auslegung erfolgt durch eine Verlustleistungsbilanz zwischen den Durchlass- und Schaltverlusten (Bild 4, links). Die Reduktion der Sperrschichtkapazität um 30% bis 40% im Vergleich zur dritten Generation und die Beibehaltung der Flussspannung Vf im Vergleich zur zweiten Generation lassen die Gesamtverluste in der Applikation sinken.

Das Differenzierungspotenzial verfügbarer Stromklassen von SiC-SBDs der zweiten und fünften Generation ist in Bild 4 rechts zusammengefasst. Der thermische Widerstand zwischen Chip und Leadframe (Rth,JC) und die Stoßstromfestigkeit sind im Rahmen der Zuverlässigkeit von Leistungshalbleitern von hoher Bedeutung.

Bilder: 3

Dünne Wafer machen SiC besser

Schottkydioden aus Siliziumkarbid

Dies reflektieren die Datenblattparameter Rth,JC, IF,SM und If,MAX. Bild 5 zeigt die Parameter normiert auf die fünfte Generation. Der Stoßstrom IF,SM konnte um etwa 20%, der Spitzenstrom If,max um ungefähr 40% und der thermische Widerstand zwischen Chip und Leadframe um circa 10% gegenüber der zweiten Generation verbessert werden.

Experimentelle Ergebnisse

Die experimentelle Evaluierung erfolgte in einem Hochsetzsteller (Boost), der im CCM-Betrieb (Continuous Current Mode) an einer Wechselspannung am Eingang (Vin) von 230 V betrieben wird (Bild 6).

Diese Topologie ist als Power-Factor-Correction (PFC) in Schalt-netzteilen für Telekom- und Serverapplikationen sowie als Eingangsstufe von Solar- und Motorumrichtern zu finden.

Die fünfte Generation zeigt hierbei den besten Wirkungsgrad über den gesamten Lastbereich (Bild 7, links), beispielhaft demonstriert anhand der 8-A-Klasse im Vergleich zu älteren Generationen.

Zur besseren Darstellung der Differenzen wurde der Wirkungsgradunterschied normalisiert auf die fünfte Generation hinzugefügt (Bild 7, rechts). Server- und Telekom-Applikationen unterscheiden sich im typischen Arbeitspunkt. Dieser liegt bei Serverapplikationen zwischen 10% und 50% und bei Telekom-Applikationen zwischen 50% und 100% der Nennleistung.

Um diesbezüglich weiteres Optimierungspotenzial in der Applikation nutzen zu können, hat Infineon das Stromklassenspektrum der fünften Generation erweitert.

Über die Autoren:

Vladimir Scarpa ist Application Engineer, Uwe Kirchner ist Senior Staff Engineer, Rolf Gerlach ist in der Produktentwicklung SiC-Dioden tätig und Ronny Kern ist Staff Engineer Process Integration, alle bei Infineon Technologies.