SSD auf einem Chip Make or Buy?

Flash-Technologien

Die Flash-Technologie basiert auf einer zwischen zwei isolierenden Schichten eingeschlossene elektrische Ladung. Beim Beschreiben und Löschen des Speichers werden diese Schichten durch eine erhöhte Spannung kurzzeitig leitfähig, sodass die Ladung sie durchdringen kann. Dies beansprucht die Isolationsschicht: der Isolationswiderstand nimmt im Laufe der Zeit ab und die Zelle altert. Hersteller geben in Datenblättern P/E-Zyklen an und meinen damit das Programmieren und Löschen (Erase) der Zelle. Eine einzelne Zelle kann allerdings nicht gelöscht werden, sondern immer nur ein gesamter Block: eine Bitänderung bewirkt so immer einen P/E-Zyklus für den gesamten Block. 

Der Ladungspegel bestimmt im Lesevorgang den digitalen Wert. Bei der Single Level Cell (SLC) entscheidet ein Komparator darüber, ob der zurückgelesene Spannungswert eine definierte Schwelle überschreitet und gibt dann „0“ oder „1“ zurück. Bei der Multi Level Cell (MLC) fällt die Abstufung feiner aus: hier werden vier unterschiedliche Spannungspegel als der Zustand zweier Bits (00, 01, 10, 11) interpretiert. In fortgeschrittener Halbleitertechnologie wird die Isolation und damit die Ladungshaltung weiter verbessert, sodass Triple Level Cells (TLC) acht verschiedene Spannungswerte halten, die als drei Bits pro Zelle aus­gewertet werden. Die Quad Level Cell (QLC) Technologie stellt den vorläufigen Höhepunkt dar.

Mit der höheren Integration durch kleinere Strukturen verringern sich zwar die Bitkosten, Halt­barkeit (Endurance) und die Übertragungsrate (Performance) des Speichers nehmen jedoch ab. Da die NAND-Hersteller der Nachfrage nach höherer Kapazität folgen, sind SLC-Speicher zu moderaten Preisen kaum noch erhältlich.

Ein Kompromiss zwischen Kapazität, Zahl der Schreibzyklen und Kosten bildet der SLC-Betriebsmodus einer MLC-Zelle, der auch Pseudo-SLC genannt wird: die MLC-Speicherzelle wird darin nur mit zwei von vier möglichen Werten beschrieben. Dabei geht nutzbare Kapazität verloren, was aber die Zuverlässigkeit und Langlebigkeit begünstigt. Dieses Verfahren setzt eine enge Zusammenarbeit zwischen Controller- und NAND-Hersteller voraus, da hierbei der interne Aufbau des Flash-Bausteins wesentlich ist. Bild 2 zeigt die im SLC-Modus genutzten Zustände eines MLC-Speichers. Die nicht sequentielle Abfolge der Binärzustände liegt an der, durch die größere Hamming-Distanz, gesteigerten Störfestigkeit. Bei ungefähr doppelten Kosten im Vergleich zum MLC-Betrieb verzehn­facht sich die Anzahl der Schreibzyklen.

Flash-Controller

Flash-Bausteine werden in der Praxis nicht direkt mit einer Host-CPU verbunden: dazwischen wird ein Controller geschaltet, der Host-seitig ein Standard-Interface stellt und die Speicher mit Hilfe einer spezialisierten Firmware steuert. Bei einer SSD leistet der Controller viele Funktionen, um dem Speicher-Subsystem bei höchster Zuverlässigkeit, ein langes Leben und hohe Geschwindigkeit zu geben. Dazu gehört neben dem Management defekter Blöcke auch das Wear-Levelling, mit dem Schreib­vor­gänge auf den gesamten Speicher verteilt werden. Eine weitere Funktion ist die Ansteuerung und Verwaltung eines Caches, um die Zugriffsgeschwindigkeit besonders beim Schreiben zu erhöhen. In schnellen Sys­temen ist dieser Cache mehrstufig (Bild 3) angelegt.

Mit der Integration in ein einziges Gehäuse wird die Firmware des Controllers auf die Speichereigen­schaf­ten optimiert. Dabei wird die Hardware-Performanz –  Zugriffs­geschwin­dig­keit, Datenhaltung und Haltbarkeit – fein abgestimmt. Für eine kosten­effiziente Lösung wird TLC-Speicher eingesetzt. Teile des TLC-Speichers werden im SLC-Modus angesteuert: das steigert die Datensicherheit für den Programmspeicher und bietet dem langsameren TLC-Speicher einen Cache.

Zusätzlich bewirkt die kompakte Bauform eine angemessene thermische Kopplung und Un­empfindlichkeit gegenüber Umwelteinflüssen wie Schock und Vibration. Daraus ergibt sich auch eine skalierbare Produktreihe: im gleichen Gehäuse werden unterschiedliche Speichergröße, wahlweise RAM-Cache und ver­schiedene Arbeitstemperaturbereiche appliziert.

Für die Evaluierung der SSD auf einem Chip eignet sich z.B. eine m.2-Steckkarte (Bild 1). Einsatz findet die kompakte Bauweise u.a. in tragbaren Mess­geräten und Datenloggern, Geräten der Labor- und Medizintechnik und mit der geringen Masse in Umgebungen mit Vibration und Schock. Der festverlötete Speicher ist sicher gegen Manipulationen durch einen Datenträgertausch.