Verringerung der Schaltverluste durch Phasenabschaltung

Der Energieverbrauch in den Rechenzentren stieg in den letzten Jahren dramatisch an. Serverfarmen und Rechenzentren fordern einen höheren Wirkungsgrad für Server. Darüber hinaus zwingt das Thema „grüne Energieversorgung“ die Branche zur Verfolgung einer effizienteren...

Der Energieverbrauch in den Rechenzentren stieg in den letzten Jahren dramatisch an. Serverfarmen und Rechenzentren fordern einen höheren Wirkungsgrad für Server. Darüber hinaus zwingt das Thema „grüne Energieversorgung“ die Branche zur Verfolgung einer effizienteren Leistungsumwandlung. In der Realität arbeiten Server-Prozessoren entweder im Leerlauf – mit ungefähr 20 % der Volllast – oder sie laufen ständig. Ein Abschalten (Shedding) der Phasen kann die Schaltverluste beträchtlich verringern.

Der Einsatz von Phase-Shedding verbessert den Wirkungsgrad des Spannungsreglers dadurch, dass nicht benötigte Phasen abgeschaltet werden. Gesteuert wird dies durch einen Befehl vom Prozessor und von anderen Bausteinen im System. Der eigentliche Algorithmus wird entweder vom Mikroprozessor oder vom Spannungsregler selbst generiert, damit der Regler am effizientesten Punkt betrieben wird. Man könnte das auch als „Power on Demand“ bezeichnen. Ein Mikroprozessor stellt ein Power-Zustandssignal (PSI – Power State Indicator) zur Verfügung, das es dem Spannungsregler ermöglicht, seinen Wandlungswirkungsgrad auf ein Höchstmaß zu steigern. Sobald das PSI-Signal auf aktiv (logisch wahr) gesetzt ist (Assertion), geht die CPU in den energiesparenden oder Leerlaufbetrieb über. Ein Abschalten (Shedding) der Phasen kann die Schaltverluste beträchtlich verringern und den Leerlaufwirkungsgrad verbessern (Bild 1).

Eine Phasenabschaltung kann die Verluste bei der Energieumwandlung verringern, sie führt jedoch gleichzeitig auch zu einer dynamischen Änderung der Spannungsschleife. Störungen der Stromschleife treten auf, sobald sich die in der Schleife vorhandene Anzahl von Phasen ändert, auch wenn die Last unverändert bleibt. Das rührt daher, dass die verbleibenden Phasen den Strom zur Verfügung stellen müssen, der bislang von den abgeschalteten Phasen geliefert wurde. Hinzu kommt, dass das PSI-Signal im Normalfall von einer Laständerung begleitet wird. Es ist wichtig, die Dynamik der Änderung der Phasenzahl rund um diese Übergangsereignisse zu regeln. Wenn die Last ansteigt, werden mehr Phasen benötigt, und eine entsprechend geringere Ausgangsimpedanz sowie eine höhere Schleifenbandbreite sind zu bevorzugen.

Eine Regelung des Drosselspulenstroms jeder Phase ist jedoch unumgänglich. Der Spulenstrom jeder abgeschalteten Phase ist während des Zeitraums der PSI-Assertion Null. Wird eine abgeschaltete Phase ohne Spulenstrom wieder in die Schleife zurückgeschaltet, könnte der Modulator mit einem Einschalten des zugehörigen synchronen MOSFET reagieren. Das führt dazu, dass die hinzugefügte Phase Strom zieht, was dem Rest der Phasen eine zusätzliche Last aufbürdet. Es ist sogar möglich, dass die Drosselspulen in Sättigung gehen. Ein derartiges Szenario verursacht zudem eine größere Stromdifferenz zwischen den bereits vorhandenen und den neu hinzugefügten Phasen. Das könnte dazu führen, dass ein eingeschwungener Zustand erst nach längerer Zeit erreicht wird.

Moderne Mikroprozessoren können rasch zwischen dem energiesparenden Zustand und Volllastbetrieb umschalten, was es dem Spannungsregler (VR) erschwert, seine Ausgangsspannung zu stabilisieren. Diese kurzzeitigen Lastschwankungen können mit einer hohen Wiederholungsrate auftreten. Stromstörungen treten auf, wenn die Synchron-MOSFETs vor den Steuerungs-MOSFETs eingeschaltet werden. Ist dann die vorübergehende Wiederholungsfrequenz höher als die Brandbreite der Stromteilerschleife, könnte sich der Wandler größeren Stromausschlägen gegenübersehen als normal. Auch eine übermäßige Restwelligkeit der Ausgangsspannung oder eine Sättigung der Drosselspule könnten auftreten. Eine überhöhte Spannungsschwankung könnte eine Fehlfunktion, ein Rücksetzen, ein Latchup oder einen Ausfall der Mikroprozessoren zur Folge haben. Deshalb ist es von größter Bedeutung, dass die Implementierung der Phasenabschaltung nicht zu Lasten der niedrigen Ausgangsimpedanz geht.

In Bild 4, links, werden die Phasen während des Hochfahrens der Last nach der PSI-Deassertion zugeschaltet. Zuerst erfolgt das Einschalten der Regelschalter, eine geringfügige Steigerung der Ausgangsspannung kann die Spannungsabsenkung bei Laststeigerung aufheben, und deshalb wird das Unterschwingen verringert.

Übersteigt die Wiederholungsrate der Lasttransienten bestimmte Frequenzen (bei diesem Design ein Drittel der Bandbreite), wird die Phasenabschaltung abgeschaltet. Das gewährleistet eine niedrige Ausgangsimpedanz zum schnelleren Ansprechen auf Laständerungen, da die Ausgangsimpedanz des Spannungsreglers gut an ihre Belastungskennlinie bis zur Bandbreite des Spannungsreglers angepasst ist. Eine derartige Anordnung kann ein gut gesteuertes dynamisches Verhalten während jedes Transienten mit hoher Wiederholungsrate sicherstellen (Bild 4, rechts).

Der vorgeschlagene Phasenabschalt-Regelalgorithmus wurde durch die Simulation und experimentelle Ergebnisse validiert. Er weist die folgenden Vorteile auf: Erstens unterscheidet er zwischen mit der Phasenabschaltung zusammenhängenden Transienten und den von Laständerungen herrührenden Transienten. Zweitens vermeidet er eine Überstrombelastung des Wandlers und verringert Unterschwingen sowohl bei zunehmender Last als auch wenn der Regler den Phasenabschaltmodus verlässt. Schließlich liefert er auch eine geringe Ausgangsimpedanz als Antwort auf Transienten-Ereignisse mit hoher Wiederholungsrate. fr