RSS
Twitter
Events
Call for Papers & Workshops!
Wie komme ich schnell von der Produktidee zum System?
Um diese Frage dreht sich das 1. Markt&Technik Symposium »Schneller Entwickeln« am 18. Oktober 2012 in München.
Senden Sie uns jetzt Ihre Beiträge!
Call for Papers!
Am 10. Oktober 2012 veranstaltet das Fachmedium DESIGN&ELEKTRONIK die dritte Ausgabe des Entwicklerforums »Ultra Low Power – Niedrigstenergie-Elektronik entwickeln und versorgen« in München.
Senden Sie uns jetzt Ihre Beiträge!
produkte des Jahres
Pfiffige Power-PCBs
Der Leiterplattendesign-Wettbewerb »Pfiffige Power-PCBs« ist zu Ende und die Gewinner ausgezeichnet. Wir stellen Ihnen die Gewinner und ihre Entwicklungen ganz genau vor.
BestEMS
Energiespeicher für USVs
Eine neue Entwicklung auf dem Gebiet Schaltreglerstromversorgungen ermöglicht es, die Standby-Leistungsaufnahme netzbetriebener Geräte auf 0,005 W zu reduzieren, wobei das Gerät weiterhin per Fernbedienung oder einen sonstigen Stimulus aktiviert werden kann.
Erneuerbare Energien sind die Wachstumstreiber schlechthin, doch werden ihre Potentiale noch lange nicht ausgeschöpft. So auch bei der Windenergie: Studien sprechen dieser Form der Energiegewinnung das größte Potential bei den Erneuerbaren Energien zu.
USV-Anlagen, die ohne Akku auskommen? Das Konzept von Active Power sieht stattdessen ein Schwungrad-Energiespeicher vor.
Infos, Eindrücke und neue Produkte - alle Videos rund um die embedded world 2012 in unserer Mediathek.
Energiegewinnung aus der Umwelt oder durch die Bewegung oder die -Physiologie von Lebewesen wird unter dem Begriff Energy Harvesting geführt. Welche Techniken in Form von entsprechenden Harvesting-Elementen am Markt verfügbar sind und für welche Einsatzgebiete sie sich eignen, wird in diesem Beitrag behandelt.
Event 1
Am 4.-5. Juli 2012 findet in München der 1. Elektronik wireless power congress statt. Das Programm konzentriert u.a. auf die Themen: Qi-Standard, Übertrager-, Koppler- und Antennendesign, Schaltungstechnik, Übertragungsverfahren und Kopplung, Datenübertragung und Authentifizierung und mehr.
Energieautarkie im Kleinen. Der 1. Elektronik energy harvesting congress zeigt Entwicklern und industriellen Anwendern worauf es ankommt, wenn ein System ohne Netzstromversorgung auskommen soll.
Auf dem 3. Elektronik digital power congress am 4. und 5. Juli 2012 in München dreht sich alles um digitales Powermanagement und die digitale Regelung von Leistungswandlern.
power blog
Aktuelle Kommentare, Meinungen und Infos zur Energieeffizienz, Regularien und Ökodesign lesen Sie in unserem Power-Blog.
Marktübersichten Power
Leiterplattentechnik
Beipässe für große Ströme
Aus dünner Kupferfolie geätzte Leiterbahnen bilden einen Engpass für hohe Ströme. Das Verbreitern der Leiterbahnen kostet Fläche und hilft wenig. Die Wirelaid-Technik verstärkt Leiterbahnen selektiv - mit im Basismaterial eingebetteten Drähten.
Anzeige
Bestimmend für die Strombelastung einer Leiterbahn als konstantem Widerstand ist die daraus resultierende Erwärmung gemäß dem Jouleschen Gesetz. Die maximal zulässige Erwärmung auf der Leiterplatte wird vorgegeben durch die verwendeten Basismaterialien und den geplanten Einsatzbereich der Baugruppe.
Beispielhaft gibt die IPC-Richtlinie 2152 [1] Auskunft über die Erwärmung von Leiterbahnen bestimmter Querschnitte in Abhängigkeit von der Strombelastung: z.B. ausgehend von einer Kupferkaschierung von 105 µm Dicke wäre für einen gewünschten Leiterquerschnitt von 1 mm² eine Leiterbahnbreite von rund 10 mm erforderlich. Die Belastung dieser 10-mm-Leiterbahn mit 10 A, 20 A oder 30 A würde nach IPC-2152 zu einer Leiterbahnerwärmung von 5 K, 20 K oder rund 46 K führen.
Derart breite Leiterbahnen sind nicht nur unpraktisch, sondern sie behindern die wirtschaftliche Nutzung der Leiterplattenfläche für Verdrahtung und Bestückung. Es müssen also andere Methoden gefunden werden, um für große Stromstärken geeignete Leiterquerschnitte auf Leiterplatten zu realisieren.
Hierzu bieten sich unterschiedliche Methoden an:
| Parallelschalten mehrerer dünner Leiterbahnen, die in einem Multilayer übereinander gestapelt werden. Dies hat zum Einen den Vorteil, dass die Außenlagen der Leiterplatte mit dünner Kupferfolie (z.B. 35 µm) auch für feine Leiterbahnen und SMT-Bautele mit hoher Anschlussdichte genutzt werden können. Zum Anderen wird kein spezieller Ätzprozess zum Strukturieren der Leiterzüge benötig. Dafür steigt aber die Lagenanzahl und dementsprechend auch Aufwand und Kosten für die Leiterplattenherstellung. Es lassen sich auch nicht beliebig viele Lagen zu einem Multilayer verpressen, so dass diese Methode nur begrenzt sinnvoll anwendbar ist. | |
| Dickere Kupferkaschierung. Bis zu 400 µm dicke Kupferkaschierung lässt sich ätztechnisch noch mit vertretbarem Aufwand strukturieren. Mit einer 400 µm dicken Leiterbahn lassen sich deutlich höhere Stromstärken übertragen als mit parallel geführten 35 µm oder 70 µm dicken Leiterbahnen. Allerdings werden die Kanten der Leiterbahnen durch den einseitigen Ätzprozess stark hinterätzt, so dass feine Leiterbahnen nicht aus dicken Kupferfolien hergestellt werden können. Auf Außenlagen mit 0,4 mm Kupferblech lassen sich folglich nur Bauteile mit großem Anschlussabstand platzieren. Zur Abhilfe können die Kupferbleche ins Innere eines Multilayers wandern, damit außen dünne Kupferfolien für feine Leiterbahnen und moderne SMDs eingesetzt werden können. Der Aufbau von solchen Dickkupfer-Multilayern ist aber deutlich aufwändiger als mit dünnen Innenlagen. Insbesondere dann, wenn nur wenige dicke Leiterbahnen benötigt werden. |
Eine andere Methode ätzt die Dickkupferfolie in den nicht für hohe Stromstärken genutzten Bereichen von der Rückseite (die dem Basismaterial zugewandte Seite) her auf „Standarddicke“ ab, um so den Mehrlagenaufbau – außen dünne, innen dicke Kupferfolien – einzusparen und auf der Außenlage dicke Hochstrom- und dünne Feinst-Leiterbahnen gemeinsam realisieren zu können.
Es gibt noch weitere Methoden wie z.B. das Bestücken der Leiterplatte mit Drähten oder das passgenaue Einsetzen von Stromschienen in Ausfräsungen im Basismaterial. Beide Methoden führen zu leistungsfähigen Leiterquerschnitten, stehen jedoch der weitgehend automatisierten Herstellung und Weiterverarbeitung der Leiterplatten entgegen.
Wirelaid – Kupfer gezielt addieren
Anstatt Hochstromleiter z.B. mit Hilfe teurer Dickkupfer-Ätztechnik zu strukturieren können große Leiterquerschnitte auch durch hinzufügen von Kupfer realisiert werden. Das ist das Prinzip der Wirelaid genannten Technik. Auf der Rückseite (Treatment) von Standard-Kupferfolien, 35 mm, 70 mm oder 105 mm dick, werden versilberte Kupferdrähte mit angepasstem Querschnitt dem Hochstrom-Layout folgend verlegt. Die mechanische und elektrische Verbindung erfolgt durch Mikro-Widerstandsschweißen. Runddrähte von 0,1 mm Durchmesser bis hin zu Flachdrähten 1,4 x 0,35 mm² können verarbeitet werden.
Alle Arbeitsschritte, einschließlich der Drahtzuführung von Standardspulen, laufen vollautomatisch auf einem CNC-gesteuerten Automaten ab (Bild 1). Eine Vorbehandlung der Fügepartner, Kupferfolie und versilberter Kupferdraht, ist dabei nicht erforderlich. Der Wirelaid-Automat kann alle gängigen Kupferfolien-Formate der Leiterplattenhersteller verarbeitet.
1. Teil: Beipässe für große Ströme
2. Teil: Drähte in der Leiterplatte einbetten
|
zurück
|
1 | 2 | weiter |
|
Harry Schubert, Elektronik |
Weiterführende Links:
- Leiterplatten-Designwettbewerb: Gesucht: Pfiffige Power-PCBs
- Mit intelligenten Leiterplattenkonzepte die Qualität steigern: Photovoltaik-Wechselrichter: Per Leiterplatte zum höheren Wirkungsgrad
- Interview mit Jumatech-Geschäftsführer Markus Wölfel: Immer mehr Hersteller setzen auf Wirelaid-Technologie
- Leiterplattendesign-Wettbewerb: Start in die zweite Runde der pfiffigen Power-PCBs
