Leistungselektronik Systemdesign für SiC-JFET-Halbbrücken-Module

SiC-Bausteine mit niederinduktives Design betreiben, für schnell schaltenden Anwendungen
Systemdesign für SiC-JFET-Halbbrücken-Module

Mit Siliziumkarbid-Bauelementen kann der Systemwirkungsgrad hochgefahren werden. Um jedoch SiC-Bausteine optimal in schnell schaltenden Anwendungen zu betreiben, ist ein allumfassend niederinduktives Design notwendig. Dies bedeutet, dass das Modul selbst, der Leistungskreis und der Ansteuerkreis dahingehend optimiert werden müssen.

Eine Antwort auf die Forderung nach mehr Energieeffizienz in der Leistungselektronik können Siliziumkarbid-Bauelementen (SiC) sein. Sie tragen im Vergleich zu Silizium-Bauelementen durch deutlich reduzierte Schalt- und Durchlassverluste zu einem höheren Wirkungsgrad des Systems bei. Die Materialeigenschaften von SiC führen auch zu einem stark reduzierten Einschaltwiderstand RDS(on) bei unipolaren Hochvolt-Bauelementen.

Der SiC-JFET zeichnet sich aufgrund sehr niedriger RDS(on)·A-Werte und der Stabilität seiner Steuereigenschaften als ein attraktiver Vertreter der unipolaren SiC-Bauelemente aus. Wie alle unipolaren Bauelemente sind beim JFET die Schaltvorgänge vollständig über das Gate steuerbar. Der SiC-JFET wird mit einer Gate-Source-Spannung von 0 V ein- und mit –19 V ausgeschaltet. Der Kanal des JFET kann sowohl in Vorwärtsrichtung als auch in Rückwärtsrichtung geöffnet werden und man erhält somit im ersten und dritten Quadranten der Ausgangskennlinie bei einer Gate-Source-Spannung UGS = 0 V ein ohmsches Verhalten (Bild 1). Bei sehr hohen Strömen wird in Vorwärtsrichtung (1. Quadrant) der Sättigungsstrom erreicht. Die interne pn-Diode (Body-Diode) kann beiUGS = –19 V für die Stromkommutierung in Rückwärtsrichtung kurzzeitig genutzt werden. Für den Dauerstrom in Rückwärtsrichtung wird der Kanal nach einer Totzeit eingeschaltet [1].

Bilder: 11

Systemdesign für SiC-JFET-Module

Systemdesign für SiC-JFET-Halbbrücken-Module

Effekt des parasitären Einschaltens

Die große Bandlücke von SiC und die damit verbundene höhere Belastbarkeit mit elektrischem Feld ermöglicht die Ausführung einer dünneren aktiven Zone im Leistungshalbleiter. Diese dünne aktive Zone führt aber zwangsläufig zu einer höheren Drain-Gate- und Drain-Source-Kapazität. Die Drain-Gate-Kapazität CDG wirkt sich auf das Schaltverhalten aus, da diese Kapazität bei jedem Schaltvorgang über das Gate umgeladen werden muss. Wenn in einer Halbbrücke ein Schalter, z.B. der untere, eingeschaltet wird, befindet sich der obere Schalter im Aus-Zustand, d.h. bei –19 V am Gate. Das Fallen der Drain-Source-Spannung UDS am unteren Schalter führt zu einer steigenden Spannung am oberen Schalter, wobei das dUDS/dt am unteren und oberen Schalter hoch ist (8 kV/µs). Der Spannungsanstieg am oberen JFET erzeugt über die CDG einen Verschiebestrom, der über den Treiber abgeführt werden muss. Wenn dieser Verschiebestrom nicht unmittelbar abgeführt wird, kommt es zu einer Anhebung der Gate-Source-Spannung und zu einem ungewollten parasitären Einschalten des oberen Schalters. Dieser transiente Brückenkurzschluss führt zu einer den Laststrom überlagernden Stromspitze.

Den Einschaltvorgang des unteren JFET in der Halbbrücke zeigt Bild 2, wobei die Last mit einem Vorstrom behaftet ist. Der Verlauf des Drain-Stromes ID zeigt zu Beginn eine Stromspitze über die Höhe des Vorstromes von 400 A hinaus. Diese Stromspitze setzt sich aus mehreren Anteilen zusammen. Das sind zum einen die resultierenden Verschiebeströme der parasitären Kapazitäten wie der Ausgangskapazität des oberen JFET, eines Teils der Modulkapazität und der Kapazität der induktiven Last. Der Hauptanteil der Stromspitze resultiert jedoch aus dem oben beschriebenen parasitären Einschalten. Ein Reverse-Recovery-Effekt der Body-Diode des oberen JFET kann vernachlässigt werden. Begünstigende Faktoren für das parasitäre Einschalten sind die Schaltgeschwindigkeit, der Abstand der Spannung im Aus-Zustand zur Abschnürspannung des JFET, die Impedanz im Gate-Kreis und das Verhältnis von Drain-Gate- zur Gate-Source-Kapazität [2].

Das parasitäre Einschalten und damit der transiente Brückenkurzschluss kann auch mit einer Schaltungssimulation gezeigt werden (Bild 3). Die Schaltung selbst wurde darin mit einer einfachen Halbbrücke ausgestattet, mit jeweils einem 1700-V-SiC-JFET (normally on) im oberen und unteren Zweig. Streuinduktivität und parasitäre Kapazitäten außerhalb der JFETs sind nicht berücksichtigt. Lediglich der Widerstand im Gate-Kreis wurde hoch genug gewählt, so dass sich das parasitäre Einschalten zeigt.

Experimentelle Untersuchung mit Halbbrücken-Modul

Für die experimentellen Untersuchungen wurde ein Halbbrücken-Modul mit 32 parallel geschalteten 1700-V-JFETs pro Zweig und 64 Chips insgesamt herangezogen. Der 480-A-Modul-Prototyp (Bild 4) basiert auf den Designkriterien des auf der CIPS 2010 vorgestellten niederinduktiven Wechselrichterkonzeptes [3]. Die extrahierte Modul-Streuinduktivität liegt bei 5 nH.

Der Leistungskreis (Zwischenkreis und Phasenausgang) ist auf einer vierlagigen Leiterplatte realisiert (Bild 5). Diese Leiterplatte beinhaltet den Gate-Treiber, wodurch eine niederinduktive Anbindung des Treibers an das Modul gewährleistet ist. Die Strommessung erfolgt über einen in der Leiterkarte integrierten koaxialen Shunt mit 10 mΩ. Die Gesamtstreuinduktivität des Aufbaus liegt bei 25 nH, wobei der Shunt mit 12 nH den größten Anteil verursacht. Neben der notwendigen Unterbrechung der Leiterbahn des negativen Zwischenkreispotenzials wird der Strom im Bereich des Shunt nicht breit geführt, sondern auf die Shunt-Anschlüsse konzentriert. Der Zwischenkreiskondensator ist aus einer Parallelschaltung von vier Paaren einer Serienschaltung aus zwei Kondensatoren aufgebaut. Dadurch wird der Beitrag des Kondensators zur Streuinduktivität auf 6 nH begrenzt. Ein einzelner Kondensator der Parallel- und Serienschaltung besitzt eine Streuinduktivität von 12 nH.